-
公开(公告)号：CN111627943B
公开(公告)日：2024-01-09
申请号：CN202010096046.3
申请日：2020-02-17
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/146
Abstract: 一种形成半导体装置的方法，包含形成光感区域于基材的前侧上。形成第一层于基材的后侧且第一层被图案化以形成多个网格线。网格线可定义出多个第一区域和多个第二区域。第二层可形成于后侧、网格线、第一区域和第二区域的暴露部分上，且第三层形成于第二层上。第二层和第三层可具有不同的蚀刻速率，且第三层被图案化，从而可由多个第一区域上方除去第三层。
-
公开(公告)号：CN113053934A
公开(公告)日：2021-06-29
申请号：CN202110026097.3
申请日：2021-01-08
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/146
Abstract: 揭示一种影像感测器装置及其形成方法。装置包括设置在半导体层的第一表面上方的多个像素。装置包括设置在第一表面上方的装置层。装置包括设置在装置层上方的多个金属化层。金属化层中的一者包括至少一个导电结构，金属化层中的此者比金属化层的其他者更接近第一表面。装置包括设置在半导体层的第二表面上方的氧化物层，第二表面与第一表面相对，氧化物层亦内衬于凹部，凹部延伸穿过半导体层。装置包括设置在凹部的多个内侧壁与氧化物层之间的间隔层。装置包括衬垫结构，衬垫结构延伸穿过氧化物层及装置层以与至少一个导电结构实体接触。
-
公开(公告)号：CN106558478B
公开(公告)日：2019-06-11
申请号：CN201610707664.0
申请日：2016-08-23
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/027 , H01L21/3065 , H01L21/205 , C23C16/44
CPC classification number: H01L21/3065 , H01L21/0276 , H01L21/0337 , H01L21/28035 , H01L21/28123 , H01L21/3081 , H01L21/3085 , H01L21/31127 , H01L21/31138 , H01L21/31144 , H01L21/32137 , H01L21/32139 , H01L29/66568 , H01L29/66575 , H01L29/78
Abstract: 提供了一种形成半导体器件结构的方法，半导体器件结构包括在衬底上方形成膜。半导体器件结构包括在膜上方形成第一掩模层。半导体器件结构包括在第一掩模层上方形成第二掩模层。第二掩模层暴露出第一掩模层的第一部分。半导体器件结构包括实施等离子体蚀刻和沉积工艺以去除第一掩模层的第一部分和以在第二掩模层的第一侧壁的上方形成保护层。在等离子体蚀刻和沉积工艺之后，第一掩模层暴露出膜的第二部分。半导体器件结构包括将第一掩模层和第二掩模层用作蚀刻掩模去除第二部分。本发明实施例涉及形成半导体器件结构的方法。
-
公开(公告)号：CN106816469A
公开(公告)日：2017-06-09
申请号：CN201610672025.5
申请日：2016-08-16
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L21/336
Abstract: 在此提供一种用于制造一半导体结构的方法，而且此方法包括以下步骤。栅极结构形成于基板上，及形成衬里层以覆盖栅极结构及基板。间隔物层形成于衬里层上，及连续提供蚀刻气体以将基板维持在第二压力下而移除间隔物层的一部分。此蚀刻气体具有第一压力。第二压力大于第一压力。
-
公开(公告)号：CN113053902B
公开(公告)日：2025-04-08
申请号：CN202110177332.7
申请日：2021-02-09
Applicant: 台湾积体电路制造股份有限公司
Abstract: 一种快闪记忆体装置、其形成方法和快闪记忆体单元阵列，快闪记忆体装置包括在具有第一导电类型掺杂的基板半导体层内形成的浮动栅极电极、在基板半导体层内形成并由浮动栅极电极横向隔开的具有第二导电类型掺杂的一对主动区、在基板半导体层内形成并从浮动栅极电极横向偏离的抹除栅极电极，以及覆盖浮动栅极电极的控制栅极电极。浮动栅极电极可在基板半导体层的第一开口中形成，并且抹除栅极电极可在基板半导体层的第二开口中形成。快闪记忆体装置的多个示例可配置成快闪记忆体单元的二维阵列。
-
Patent Agency Ranking
公开(公告)号：CN118712051A
公开(公告)日：2024-09-27
申请号：CN202410693237.6
申请日：2024-05-31
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/306 , H01L27/146 , C09K13/08
Abstract: 一种半导体结构及制造半导体结构的方法。制造半导体结构的方法包括放置金属催化剂在半导体的表面上。接着，执行金属辅助化学蚀刻，包括使半导体浸泡于蚀刻剂溶液中，并使用金属催化剂催化蚀刻剂溶液与半导体之间的蚀刻化学反应，以在半导体中形成通道。在至少一部分的金属辅助化学蚀刻期间，半导体被以半导体的表面的表面法线与重力呈一非零角度的方式浸泡于蚀刻剂溶液中。在一些实施例中，半导体的位向在金属辅助化学蚀刻期间改变，以在半导体中形成具有至少一转折或曲线部分的通道。
-
公开(公告)号：CN113053902A
公开(公告)日：2021-06-29
申请号：CN202110177332.7
申请日：2021-02-09
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/11519 , H01L27/11521 , H01L27/11565 , H01L27/11568
Abstract: 一种快闪记忆体装置、其形成方法和快闪记忆体单元阵列，快闪记忆体装置包括在具有第一导电类型掺杂的基板半导体层内形成的浮动栅极电极、在基板半导体层内形成并由浮动栅极电极横向隔开的具有第二导电类型掺杂的一对主动区、在基板半导体层内形成并从浮动栅极电极横向偏离的抹除栅极电极，以及覆盖浮动栅极电极的控制栅极电极。浮动栅极电极可在基板半导体层的第一开口中形成，并且抹除栅极电极可在基板半导体层的第二开口中形成。快闪记忆体装置的多个示例可配置成快闪记忆体单元的二维阵列。
-
公开(公告)号：CN112310134B
公开(公告)日：2024-12-24
申请号：CN202010758224.4
申请日：2020-07-31
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/146 , H01L23/544
Abstract: 一种方法包括在半导体衬底中形成图像传感器。第一对准标记形成为靠近半导体衬底的前侧。该方法还包括执行背侧抛光工艺以减薄半导体衬底，在半导体衬底的背侧上形成第二对准标记，以及在半导体衬底的背侧上形成部件。使用用于对准的第二对准标记形成部件。本发明的实施例涉及形成半导体器件的方法。
-
公开(公告)号：CN113540101A
公开(公告)日：2021-10-22
申请号：CN202110501268.3
申请日：2021-05-08
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/11519 , H01L27/11521 , H01L27/11565 , H01L27/11568
Abstract: 本公开描述了一种用于存储单元中的条带区域的图案化工艺，用于移除多晶硅线之间的材料。图案化工艺包括：在插入第一多晶硅栅极结构和第二多晶硅栅极结构之间的多晶硅层的顶部上形成的皮层中沉积第一硬掩模层；在第一硬掩模层上沉积第二硬掩模层。图案化工艺还包括：执行第一蚀刻以从皮层移除第二硬掩模层和第二硬掩模层的一部分；执行第二蚀刻以从皮层移除第一硬掩模层；以及执行第三蚀刻以移除未被第一硬掩模层和第二硬掩模层覆盖的多晶硅层，以在第一多晶硅栅极结构和第二多晶硅栅极结构之间形成间隔。本发明的实施例还涉及用于图案化的方法以及存储器结构。
-
公开(公告)号：CN113140582A
公开(公告)日：2021-07-20
申请号：CN202110052276.4
申请日：2021-01-15
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/146
Abstract: 一种影像感测器结构及其制造方法，该影像感测器结构包括半导体元件、形成于半导体基板中的多个影像感测元件、形成于半导体基板上的内连接结构，及半导体基板上的复合网格结构。复合网格结构包括钨网格、钨网格上方的氧化物网格，及将钨网格与氧化物网格间隔开的粘附增强网格。
-
-
-
-
-
-
-
-
-
Search Results
29
records
(took 0.031 seconds)
