一种三维存储阵列、存储器及电子设备

    公开(公告)号:CN119769185A

    公开(公告)日:2025-04-04

    申请号:CN202280099465.X

    申请日:2022-09-20

    Abstract: 一种三维存储阵列(31)、存储器(300)、存储阵列的形成方法,以及电子设备。涉及半导体存储器技术领域。主要用于提升存储单元(400)的集成密度,简化制备方法。该存储器(300)包括衬底(100)、多个存储层(501,502,503),每一个存储层(501,502,503)包括沿与衬底(100)相垂直方向堆叠的第一金属层(50A1)和第二金属层(50A2),第一金属层(50A1)和第二金属层(50A2)之间被介质层(51)电隔离开;每一个存储层(501,502,503)中的一个存储单元(400)包括晶体管(Tr)和电容器(C),即就是存储单元(400)中的晶体管(Tr)和电容器(C)被集成在堆叠的第一金属层(50A1)、介质层(51)和第二金属层(50A2)中。该存储阵列(31)在实现三维集成的基础上,还可以减小每一个存储单元(400)的面积,以提升集成密度,另外,还不会给工艺提出较大的挑战。

    一种存储单元、存储器、制作方法及电子设备

    公开(公告)号:CN118824321A

    公开(公告)日:2024-10-22

    申请号:CN202310452567.1

    申请日:2023-04-17

    Abstract: 本申请提供一种存储单元、存储器、制作方法及电子设备,存储单元可以包括写入晶体管、读取晶体管和防漏电模块,写入晶体管的第二极与读取晶体管的控制极连接,防漏电模块分别与读取晶体管的第二极、读取控制线和读取数据线连接,在进行读操作时,在读取控制线提供的读取控制信号的作用下,防漏电模块将读取数据线提供的读取数据信号对应的电流通过读取晶体管传输至接地线中,以避免流入至读取控制线中,进而避免对读取控制线的电压造成干扰;同时,通过防漏电模块还可以提取到读取晶体管中存储的数据。从而,在实现读操作的基础上,还可以避免读操作时出现的漏电,减少读操作时产生的功耗,保证读操作的有效进行。

    一种存储器、网络设备及数据访问方法

    公开(公告)号:CN114667509B

    公开(公告)日:2024-08-09

    申请号:CN202080078353.7

    申请日:2020-02-13

    Inventor: 张先富 王正波

    Abstract: 一种存储器、网络设备及数据访问方法,涉及存储器技术领域,用于实现同一存储设备对于不同存储带宽的需求。该存储器包括:至少一个通道,所述至少一个通道包括第一通道;所述第一通道对应第一读总线组和第一读写总线组,所述第一读总线组用于读取所述第一通道的数据,所述第一读写总线组用于读取所述第一通道的数据或向第一通道中写入数据。

    一种存储阵列、存储器及电子设备

    公开(公告)号:CN118119176A

    公开(公告)日:2024-05-31

    申请号:CN202211520753.6

    申请日:2022-11-30

    Abstract: 本申请实施例提供一种存储阵列、存储器及电子设备,涉及半导体存储器技术领域,用于提升存储器的存储密度。该存储阵列包括衬底以及多个存储层,多个存储层沿着与衬底垂直的第一方向堆叠,存储层包括多个存储单元以及第一控制线结构、第二控制线结构和第三控制线结构,存储单元包括浮体效应晶体管,浮体效应晶体管包括第一栅极、第一极、第二极以及位于第一极与第二极之间的沟道,沟道沿与衬底平行的第二方向设置,第一栅极与沟道之间由栅氧介质层隔开,第一极与第一控制线结构连接,第二极与第二控制线结构连接,第一栅极与第三控制线结构连接,通过堆叠1T0C结构存储单元形成的存储层,可以提高存储密度。

    铁电存储器、三维集成电路、电子设备

    公开(公告)号:CN117769258A

    公开(公告)日:2024-03-26

    申请号:CN202211115561.7

    申请日:2022-09-14

    Abstract: 本申请提供了一种铁电存储器、三维集成电路、电子设备,涉及半导体芯片技术领域,提高了电容器的抗干扰能力。铁电存储器包括电容器,电容器包括第一堆叠层、第一导电柱、第二导电柱、第一铁电层和第二铁电层,第一堆叠层包括相连的第一导电部和第二导电部。第一导电柱贯穿第一导电部,第二导电柱贯穿第二导电部。第一铁电层贯穿第一导电部,且围绕第一导电柱设置,第二铁电层贯穿第二导电部,且围绕第二导电柱设置。该电容器包括串联设置的第一电容器和第二电容器,第一电容器包括第一导电柱、第一铁电层和第一导电部,第二电容器包括第二导电柱、第二铁电层和第二导电部。该铁电存储器可应用于三维集成电路中,以实现对数据的读取和写入。

    存储芯片及电子设备
    6.
    发明公开

    公开(公告)号:CN117750776A

    公开(公告)日:2024-03-22

    申请号:CN202211110973.1

    申请日:2022-09-13

    Abstract: 本申请公开一种存储芯片及电子设备,涉及半导体技术领域。存储芯片包括缓存器,缓存器包括:第一堆叠结构、第一导电柱、第一铁电层、读晶体管和写晶体管。第一堆叠结构包括至少一层第一板线层和位于第一板线层相对两侧的第一介质层。在第一板线层的数量为多层的情况下,该多层第一板线层相连接。第一导电柱贯穿第一堆叠结构。第一铁电层位于第一板线层和第一导电柱之间,且环绕第一导电柱。读晶体管的栅极与第一导电柱相连接。写晶体管的源极和漏极中的一者与第一导电柱相连接。上述缓存器采用铁电存储器形成,其铁电缓存单元呈2T1C结构。缓存器结构简单,占据的面积较小,有利于减小存储芯片中缓存器的面积占比,提高存储芯片的面积效率。

    一种硅片级系统、其修复方法及电子设备

    公开(公告)号:CN117174142A

    公开(公告)日:2023-12-05

    申请号:CN202210584869.X

    申请日:2022-05-26

    Abstract: 本申请公开了一种硅片级系统、其修复方法及电子设备,通过在处理器层与存储器层之间增加的光互联层,可以实现处理器层中单个处理器芯片通过光电转换模块以光信号的方式访问存储器层中任意存储器芯片的数据,并且处理器层中各处理器芯片之间可以通过光电转换模块以光信号的方式进行数据交换,从而实现处理器层中全部处理器芯片与存储器层中存储器芯片的全部到全部的拓扑连接,能提高处理器芯片之间的带宽,以及提高单个处理器芯片所能访问的存储器容量,提高硅片级系统的计算性能。并且,由于采用光互联层作为存储器层和处理器层之间的互联工具,在进行测试时,仅需要屏蔽单个损坏的器件单元即可实现修复功能,提高了产品良率。

    一种位线读取电路、存储器及电子设备

    公开(公告)号:CN116959525A

    公开(公告)日:2023-10-27

    申请号:CN202210417231.7

    申请日:2022-04-20

    Abstract: 本申请提供了一种位线读取电路、存储器及电子设备。其中,该位线读取电路中,位线与铁电存储单元相连,铁电存储单元包括n个铁电电容和晶体管;灵敏放大器和预充电电路均分别与位线和参考线连接,第一开关连接于灵敏放大器与预充电电路之间的位线上,第二开关连接于灵敏放大器与预充电电路之间的参考线上。在读写阶段时,灵敏放大器正常工作,第一开关使灵敏放大器与预充电电路之间的位线断开,第二开关使灵敏放大器与预充电电路之间的参考线断开,从而位线可以被预充电电路拉到与铁电存储单元中未选中的铁电电容相同的电压,这样未选中的铁电电容的两端的电压就相同,从而可以降低铁电电容处于“半选”状态的时间。

    一种存储器和计算机
    9.
    发明公开

    公开(公告)号:CN116670767A

    公开(公告)日:2023-08-29

    申请号:CN202080108229.0

    申请日:2020-12-31

    Abstract: 本申请公开了一种存储器和计算机,用于在存储器内实现计算功能,提升了计算效率以及缓解计算机中数据总线和处理器的占用。该存储器包括:存储单元、进借位确定电路以及数据回写电路;其中,存储单元中存储有计数起始值;存储单元分别与进借位确定电路和数据回写电路连接,用于将计数起始值输出给进借位确定电路;进借位确定电路与数据回写电路连接,用于根据处理器发送的用于计算计数起始值的第一控制信号以及计数起始值,生成第二控制信号;数据回写电路用于接收第二控制信号,并根据第二控制信号,对存储单元中存储的计数起始值进行更新。

    一种存储器
    10.
    发明公开
    一种存储器 审中-实审

    公开(公告)号:CN116670766A

    公开(公告)日:2023-08-29

    申请号:CN202180089639.X

    申请日:2021-03-01

    Abstract: 一种存储器。该存储器包括:单元阵列,单元阵列包括多个存储单元;多个电路单元,多个电路单元分别与至少一个存储单元连接;其中,电路单元用于:接收外部输入的位寻址数据的第一比特值;读取位寻址数据指向的目标存储单元中的第二比特值;在第一比特值与第二比特值不同时,将目标存储单元更新为第一比特值。当处理器需要执行布隆过滤器操作时,存储器只需要从处理器接收寻址数据,其余的寻址和写入更新流程就都可以由各个电路单元根据寻址数据在存储器内完成,不需要处理器参与,因此存储器与处理器之间的总线上不会产生过多的数据迁移,避免出现总线冲突,缩短了系统响应时长,提高了布隆过滤器的效率。

Patent Agency Ranking