-
公开(公告)号：CN119922901A
公开(公告)日：2025-05-02
申请号：CN202311429486.6
申请日：2023-10-30
Applicant: 华为技术有限公司
IPC: H10B10/00 , G11C11/412 , G11C5/06 , G11C5/10
Abstract: 本申请提供一种静态随机存取存储阵列、存储器、电子设备、控制方法以及制备方法。涉及数据存储技术领域。该SRAM存储阵列中的存储单元包括第一晶体管、第二晶体管、第三晶体管和第四晶体管，还包括第一电容和第二电容，第一晶体管和第三晶体管串联，其串联耦合点形成第一数据存储节点，第二晶体管和第四晶体管串联，其串联耦合点形成第二数据存储节点，第一电容与第一数据存储节点电连接，第二电容与第二数据存储节点电连接。利用两个电容，可以增加存储数据电容值，增大存储电荷量，进而可以延长数据保持时间，并且，还可以降低电容耦合效应对数据存储状态的影响。
-
公开(公告)号：CN118552388A
公开(公告)日：2024-08-27
申请号：CN202310215263.3
申请日：2023-02-24
Applicant: 华为技术有限公司
Abstract: 本申请实施例提供了一种图形处理装置及其模式切换方法、芯片和电子设备，应用于图形处理技术领域，该图形处理装置中的第一处理核可以在第一处理指令对应的第一程序执行结束之前，获取第二处理指令和第二处理指令对应的配置参数。然后，根据第二处理指令确定第一处理核的工作模式。当第一处理核的工作模式为单指令多线程模式时，可以根据线程组数据和配置参数确定对应的第一处理线程地址。最后，根据第一程序地址将存储器中的第二程序存入缓存器，且当第一处理核的工作模式为单指令多线程模式时，可以根据第一处理线程地址配置对应处理线程的寄存器，当第一程序执行结束时可以更快速的执行第二程序。
-
公开(公告)号：CN118550659A
公开(公告)日：2024-08-27
申请号：CN202310226120.2
申请日：2023-02-27
Applicant: 华为技术有限公司
IPC: G06F9/48
Abstract: 本申请实施例提供了一种任务运行方法、装置及相关设备。其中，该任务运行方法，应用于任务调度器，任务调度器中运行有多个任务；多个任务包括第一任务和第二任务，方法包括：基于第二任务的输入信息，确定第二任务对应的依赖关系，第二任务的输入信息包括第一任务标识，其中，第一任务标识用于指示第一任务，依赖关系指示第二任务依赖于第一任务；基于第二任务对应的依赖关系，确定第一任务与第二任务之间的运行顺序；按照运行顺序，在第一任务运行结束后，运行第二任务。实施本申请实施例可以基于数据依赖的底层实现同时支持任务依赖和数据依赖的两种表达方式，提高了硬化加速方案的可操作性，减小了项目开发的复杂性和工程量。
-
公开(公告)号：CN118519617A
公开(公告)日：2024-08-20
申请号：CN202310182326.X
申请日：2023-02-17
Applicant: 华为技术有限公司
Abstract: 本申请涉及一种数据处理方法、装置和系统，涉及计算机技术领域。该方法包括：生成目标结构化数据，该目标结构化数据是基于接口描述语言表示的，该目标结构化数据包括按照一定内存布局级联的多个基本元素，该基本元素由对象本体、或该对象本体和数组组成。发送该目标结构化数据。该目标结构化数据是基于接口描述语言表示的，与编程语言和平台无关。以及，该目标结构化数据包括按照一定内存布局级联的多个基本元素，该基本元素由对象本体、或该对象本体和数组组成，目标结构化数据的内存布局也是与编程语言和平台无关的。因此，发送端向接收端发送目标结构化数据时，无需执行统一目标结构化数据的线上传输格式的步骤，数据传输过程更加简单。
-
公开(公告)号：CN118116446A
公开(公告)日：2024-05-31
申请号：CN202211523718.X
申请日：2022-11-30
Applicant: 华为技术有限公司
Abstract: 本申请实施例公开了一种存储器、存储装置和电子设备，涉及存储技术领域，解决了采用熔断电路存储参数时，芯片的功耗较大的问题。具体方案为：提供一种存储器，该存储器包括多个反熔断存储单元，每个反熔断存储单元包括耦合的电容和晶体管，该晶体管用于选通电容。其中，电容设置在衬底上，晶体管层叠设置在电容远离衬底一侧。
-
Patent Agency Ranking
公开(公告)号：CN118116427A
公开(公告)日：2024-05-31
申请号：CN202211509468.4
申请日：2022-11-29
Applicant: 华为技术有限公司
Abstract: 本申请提供了一种存储单元和存储器，通过设置第一存储子单元、第二存储子单元、第一晶体管和第二晶体管，并通过将第一晶体管与第一读位线电连接且将第二晶体管与第二读位线电连接，减小了存储单元的面积，也就是提高存储单元的集成度，且减小了存储单元的功耗。存储单元可以包括第一存储子单元、第二存储子单元、第一晶体管和第二晶体管。第一存储子单元可以与第一晶体管电连接，第一晶体管还可以与第一读位线电连接。类似地，第二存储子单元可以与第二晶体管电连接，第二晶体管还可以与第二读位线电连接。
-
公开(公告)号：CN118019355A
公开(公告)日：2024-05-10
申请号：CN202211397115.X
申请日：2022-11-09
Applicant: 华为技术有限公司
Abstract: 本申请实施例公开了一种多晶圆堆叠结构，该多晶圆堆叠结构包括：第一晶圆，所述第一晶圆包括多个第一芯片；第二晶圆，所述第二晶圆包括多个第二芯片；所述多个第二芯片划分成多个单元，每一个单元包括相同数目的至少两个第二芯片，所述多个第一芯片中的每一个第一芯片，与所述多个单元中每一个单元的第二芯片对应堆叠设置，且所述每一个第一芯片覆盖一个单元的第二芯片；其中，所述每一个第一芯片的尺寸，与所述第二晶圆上一个单元的尺寸相同，从而可以提高不同功能的芯片之间的堆叠效率。
-
公开(公告)号：CN117941001A
公开(公告)日：2024-04-26
申请号：CN202180101887.1
申请日：2021-11-30
Applicant: 华为技术有限公司
IPC: G11C15/04
Abstract: 本申请实施例提供了一种内容寻址存储器及其相关方法和电子设备，涉及存储技术领域，用于提升存储密度，降低存储器占用的面积，该内容寻址存储器的存储单元包括m行n列存储单元，m和n为大于或等于1的整数，每个存储单元包括晶体管、第一电容与第二电容；其中，晶体管的控制端与第一电容的第一极板、第二电容的第一极板连接，晶体管的第一端连接字线，晶体管的第二端连接匹配线，第一电容的第二极板连接第一位线，第二电容的第二极板连接第二位线。
-
公开(公告)号：CN117766593A
公开(公告)日：2024-03-26
申请号：CN202211124100.6
申请日：2022-09-15
Applicant: 华为技术有限公司
Abstract: 本申请提供了一种电容结构、电容阵列、存储器及电子设备，电容结构包括至少一个第一极和第二极连接的场效应晶体管，该场效应晶体管包括叠层结构、沟道层、栅氧化层和栅极，叠层结构包括依次层叠设置的第一极、介质层和第二极，且叠层结构上开设有沟槽，沟槽的开口位于第二极的上表面，沟槽贯穿第二极和介质层。沟道层覆盖沟槽的侧壁和底部，栅氧化层覆盖沟道层，栅极填充于栅氧化层所限定的区域且从沟槽中溢出。采用上述场效应晶体管构成电容结构可以减小面积开销，可以增加电容阵列的电路密度，并采用电容阵列作为冗余存储阵列，可以增加存储器的存储密度。
-
公开(公告)号：CN116683905A
公开(公告)日：2023-09-01
申请号：CN202210164222.1
申请日：2022-02-22
Applicant: 华为技术有限公司
IPC: H03K19/20 , H01L27/088 , H10B10/00
Abstract: 本申请实施例提供一种半导体器件，和包含有该半导体器件的电子设备。涉及逻辑门电路工艺技术领域。主要提供可以简化互连工艺的逻辑门电路。该半导体器件包括衬底和形成在衬底上的第一逻辑门电路，第一逻辑门电路具有：输入端和共轭输入端，以及，输出端和共轭输出端；输入端、共轭输入端、输出端和共轭输出端形成在同一层结构内，输入端和共轭输入端沿第一直线排布；输出端和共轭输出端沿与第一直线相交的第二直线排布，比如，第一直线与第二直线相垂直；且输入端和共轭输入端设置在第二直线的两侧，输出端和共轭输出端设置在第一直线的两侧。通过单极型的、共轭的、中心对称布设的结构，简化互连工艺。
-
-
-
-
-
-
-
-
-
Search Results
72
records
(took 0.028 seconds)
