半导体器件及相关模块、电路、制备方法

    公开(公告)号:CN116978937A

    公开(公告)日:2023-10-31

    申请号:CN202310889738.7

    申请日:2021-02-07

    Abstract: 本发明实施例公开了一种半导体器件及相关模块、电路、制备方法,该器件包括:N型漂移层、P型基极层、N型发射极层、栅极、场截止层和P型集电极层等,其中,场截止层包括依次层叠于N型漂移层的表面的第一掺杂区和第二掺杂区,第一掺杂区的杂质的粒子半径小于第二掺杂区的杂质的粒子半径,第一掺杂区和第二掺杂区的掺杂浓度均高于N型漂移层的掺杂浓度。上述半导体器件,可以有效降低IGBT的集电极与发射极之间的漏电流。

    一种氮化镓器件及其驱动电路

    公开(公告)号:CN112930602B

    公开(公告)日:2022-12-06

    申请号:CN202080005528.1

    申请日:2020-04-20

    Abstract: 一种氮化镓器件及其驱动电路。其中,该氮化镓器件包括:衬底(100);形成在衬底(100)之上的氮化镓GaN缓冲层(200);形成在GaN缓冲层(200)之上的铝氮化镓AlGaN势垒层(300);以及,形成在AlGaN势垒层(300)之上的源极(S)、漏极(D)和栅极;其中,栅极包括形成在AlGaN势垒层(300)之上的P型掺杂氮化镓P‑GaN盖层(400),以及形成在P‑GaN盖层(400)之上的第一栅极金属(M1)和第二栅极金属(M2),第一栅极金属(M1)与P‑GaN盖层(400)之间形成肖特基接触,第二栅极金属(M2)与P‑GaN盖层(400)之间形成欧姆接触。氮化镓器件为常闭型器件,有利于驱动电路的设计;并且,氮化镓器件具备由肖特基栅极和欧姆栅极共同构成的混合栅极结构,因此既能够减小导通过程中的栅极漏电,从而降低驱动功耗,又能够在导通时向AlGaN势垒层大量注入空穴,优化动态电阻,从而提高器件可靠性。

    半导体器件及相关模块、电路、制备方法

    公开(公告)号:CN113054010A

    公开(公告)日:2021-06-29

    申请号:CN202110170393.0

    申请日:2021-02-07

    Abstract: 本发明实施例公开了一种半导体器件及相关模块、电路、制备方法,该器件包括:N型漂移层、P型基极层、N型发射极层、栅极、场截止层和P型集电极层等,其中,场截止层包括依次层叠于N型漂移层的表面的第一掺杂区和第二掺杂区,第一掺杂区的杂质的粒子半径小于第二掺杂区的杂质的粒子半径,第一掺杂区和第二掺杂区的掺杂浓度均高于N型漂移层的掺杂浓度。上述半导体器件,可以有效降低IGBT的集电极与发射极之间的漏电流。

    一种氮化镓器件及其驱动电路

    公开(公告)号:CN112930602A

    公开(公告)日:2021-06-08

    申请号:CN202080005528.1

    申请日:2020-04-20

    Abstract: 一种氮化镓器件及其驱动电路。其中,该氮化镓器件包括:衬底(100);形成在衬底(100)之上的氮化镓GaN缓冲层(200);形成在GaN缓冲层(200)之上的铝氮化镓AlGaN势垒层(300);以及,形成在AlGaN势垒层(300)之上的源极(S)、漏极(D)和栅极;其中,栅极包括形成在AlGaN势垒层(300)之上的P型掺杂氮化镓P‑GaN盖层(400),以及形成在P‑GaN盖层(400)之上的第一栅极金属(M1)和第二栅极金属(M2),第一栅极金属(M1)与P‑GaN盖层(400)之间形成肖特基接触,第二栅极金属(M2)与P‑GaN盖层(400)之间形成欧姆接触。氮化镓器件为常闭型器件,有利于驱动电路的设计;并且,氮化镓器件具备由肖特基栅极和欧姆栅极共同构成的混合栅极结构,因此既能够减小导通过程中的栅极漏电,从而降低驱动功耗,又能够在导通时向AlGaN势垒层大量注入空穴,优化动态电阻,从而提高器件可靠性。

    一种集成电子装置及其生产方法

    公开(公告)号:CN107146790B

    公开(公告)日:2020-04-28

    申请号:CN201710174806.6

    申请日:2017-03-22

    Abstract: 本申请公开了一种集成电子装置,包括:底板、有源器件、无源器件、塑封料和导通件;该有源器件设置于该底板上;该塑封料覆盖在该有源器件和未被该有源器件覆盖的底板之上;该无源器件设置于该塑封料之上;该导通件穿透该塑封料,并导通连接该塑封料覆盖之下的有源器件和设置于该塑封料之上的无源器件。本申请实施例还提供了相应的生产方法。本申请技术方案将有源器件和无源器件在同一平面上堆叠实现,不仅减小了集成电子装置的平层面积,提高了集成电子装置的功率密度,而且通过导通件直接导通处于上下层的有源器件和无源器件,还缩短了导通路径,便于电流流通,而且也不需要设置放置无源器件的架子,不仅加工简单,而且也方便填充塑封料。

    一种方形扁平无引脚封装

    公开(公告)号:CN104299955B

    公开(公告)日:2017-06-27

    申请号:CN201410359087.1

    申请日:2014-07-25

    Inventor: 侯召政

    Abstract: 本发明提供一种QFN封装,包括:裸露焊盘位于QFN封装的底部中央位置;QFN封装的四侧布置有电极触点;QFN封装的四角分别设置一个增强连接焊盘。QFN封装使用时与PCB板连接在一起,如果没有增强连接焊盘QFN中的电极触点与PCB板的焊点连接容易由于PCB和QFN器件的热膨胀系数不同,热循环时产生的机械应力对电极触点与PCB板的连接焊点开裂,电极触点与PCB电气连接异常,造成电气设备故障。本申请增加了增强连接焊盘后,增强了QFN封装与PCB板的结合力并在QFN封装承受机械应力时,四角的增强连接焊盘与PCB的焊点首先受力,避免内侧有电气连接关系的电极触点与PCB的连接焊点受到损坏。

    一种数字电源控制器
    7.
    发明授权

    公开(公告)号:CN103036470B

    公开(公告)日:2015-09-30

    申请号:CN201210516625.4

    申请日:2012-12-05

    Inventor: 侯召政 戴和平

    Abstract: 本发明实施例公开了一种数字电源控制器,用于简单有效的解决电源的扰动抑制问题。本发明实施例包括:第二控制单元,至少一个数字滤波器前馈表和至少一个第一控制单元;第二控制单元和第一控制单元可以对第二控制单元和第一控制单元各自对应的控制对象分别进行控制,第一控制单元可以根据第二控制单元输出的前馈信号对第一控制单元的电压信号进行调控,抑制电压的输入扰动,使得本发明的数字电源控制器在实现多路控制的同时,直接采用第二控制单元的前馈信号对后续的各路第一控制单元进行电压信号的调控,从而简单有效的解决电源的扰动抑制问题。

    一种方形扁平无引线封装

    公开(公告)号:CN104143542A

    公开(公告)日:2014-11-12

    申请号:CN201410325357.7

    申请日:2014-07-09

    Inventor: 侯召政 吕沛

    CPC classification number: H01L2224/48091 H01L2224/48247 H01L2924/00014

    Abstract: 本发明提供一种QFN封装,包括:裸露焊盘、电极触点和增强连接焊盘;裸露焊盘位于QFN封装的底部中央位置;QFN封装的外围四周布置有电极触点;QFN封装的四角分别设置一个增强连接焊盘。在QFN封装的四角增加了增强连接焊盘,现有技术中QFN封装中没有增强连接焊盘,QFN封装使用时与PCB板连接在一起,如果没有增强连接焊盘,容易使QFN中的电极触点受力损坏。而本申请增加了增强连接焊盘后,QFN封装承受机械应力时,四角的增强连接焊盘与PCB的焊点首先受力,这样可以避免内侧有电气连接关系的电极触点与PCB的连接受到损坏。可从而降低热冲击及长期运行时内侧的电极触点所承受的机械应力,保持内侧的电极触点与PCB可靠连接。

    电源前馈控制方法及相关装置

    公开(公告)号:CN102981540B

    公开(公告)日:2014-07-16

    申请号:CN201210437651.8

    申请日:2012-11-06

    Inventor: 侯召政 贾超

    Abstract: 本发明实施例公开了电源前馈控制方法及相关装置。其中,一种电源前馈控制方法可包括:在电源的第一输出电压采样位置采样得到第一输出电压采样值;若第一输出电压采样值与第一输出电压采样位置对应的参考输出电压值的差值的绝对值大于或等于第一阈值,则选择第一前馈增益系数作为电源的输入电压前馈增益系数;若第一输出电压采样值与参考输出电压值的差值的绝对值小于或等于第二阈值,则选择第二前馈增益系数作为电源的输入电压前馈增益系数。本发明实施例提供的方案有利于满足输入电压多种变化速率下的调控要求。

Patent Agency Ranking