-
公开(公告)号：CN112602040B
公开(公告)日：2023-09-29
申请号：CN201980055743.X
申请日：2019-06-26
Applicant: 北欧半导体公司
Inventor： 安德斯·诺尔 , 乔尔·鲁斯滕 , 罗南·巴尔齐克 , 维加德·安德瑞森 , 佩尔-卡斯滕·斯科格隆
IPC: G06F1/3234 , G06F1/3287
Abstract: 一种集成电路设备(100)，其包括经由总线系统(110)连接到处理器(102)的第一和第二外设(122、124、26、128)、与所述总线系统分开的外设互连件(160)、唤醒逻辑(150)、配置存储器和功率控制器(106)。响应于状态改变，所述第一外设生成事件信号，这些事件信号被输出到所述外设互连件。所述外设互连件向所述第二外设提供所述事件信号，所述第二外设响应于此启动任务。第一外设(122、124)、第二外设(126、128)和唤醒逻辑(150)分别处于第一(142)、第二(144)和第三(148)功率域中。每当第一或第二功率域被上电时，所述功率控制器(106)就向第三功率域(148)提供功率。所述唤醒逻辑(150)检测来自第一外设的事件信号，并且如果确定所述第二外设被配置为响应于此启动任务，则它指令所述功率控制器为第二外设上电。
-
公开(公告)号：CN111656338B
公开(公告)日：2024-06-21
申请号：CN201980010772.4
申请日：2019-01-30
Applicant: 北欧半导体公司
Abstract: 半导体集成电路器件(1；201)包括两个处理子系统(10、40；210、240)，每个子系统包括各自的处理器(14、44；214；244)、一组本地外围设备(16、46；216；246)、和桥单元(22、52；222、252)，它们都连接到各自的本地总线(12、42；212、242)。电互连(70；270)连接各个桥单元。第一桥单元(22；222)包括可通过第一本地总线(12)访问的任务寄存器(24a)，并且可被配置为检测对任务寄存器(24a)的写入，并通过在互连(70；270)上发送事件信号到第二桥单元(52；252)进行响应。第二桥单元(52；252)可以被配置为接收事件信号，并通过向第二处理器(44；244)发送中断信号进行响应。
-
公开(公告)号：CN114222983A
公开(公告)日：2022-03-22
申请号：CN202080058021.2
申请日：2020-06-19
Applicant: 北欧半导体公司
Inventor： 安德斯·诺尔 , 罗南·巴尔齐克 , 弗雷德里克·雅克布森·法格海姆
Abstract: 一种微控制器系统(100)，其包括主微控制器单元(102)、另外的模块(104，106)和通用输入/输出(108)。在第一状态下，所述通用输入/输出由所述主微控制器单元控制，并且在第二状态下，所述通用输入/输出由所述另外的模块控制。所述主微控制器单元被布置成传输改变所述通用输入/输出的所述状态的选择信号。
-
公开(公告)号：CN114270735B
公开(公告)日：2024-09-03
申请号：CN202080059552.3
申请日：2020-08-20
Applicant: 北欧半导体公司
IPC: H04J3/06
Abstract: 一种无线电接收机设备(2)包括用于接收以固定间隔发送的无线电数据分组序列的无线电电路(4)，其中所述无线电数据分组序列对数字音频流进行编码，并且每个无线电数据分组对来自所述数字音频流的相应数量的音频样本进行编码。该设备(2)还包括用于从所述接收到的数字音频流中输出音频样本的数字音频接口(5)、设置成控制从所述数字音频接口(5)输出所述音频样本的输出速率的可控振荡器(24)和定时器(20)。该设备(2)还包括控制逻辑(19)，其被配置为使用所述定时器(20)来测量接收一对所述无线电数据分组中的每一个之间的间隔，并在输出来自一个无线电数据分组的所述音频样本的同时，控制所述振荡器(24)以多个步长递增地改变所述输出速率。所述步长数量或每个步长的大小或两者都可以取决于所述测量间隔。
-
公开(公告)号：CN111656338A
公开(公告)日：2020-09-11
申请号：CN201980010772.4
申请日：2019-01-30
Applicant: 北欧半导体公司
Abstract: 半导体集成电路器件(1；201)包括两个处理子系统(10、40；210、240)，每个子系统包括各自的处理器(14、44；214；244)、一组本地外围设备(16、46；216；246)、和桥单元(22、52；222、252)，它们都连接到各自的本地总线(12、42；212、242)。电互连(70；270)连接各个桥单元。第一桥单元(22；222)包括可通过第一本地总线(12)访问的任务寄存器(24a)，并且可被配置为检测对任务寄存器(24a)的写入，并通过在互连(70；270)上发送事件信号到第二桥单元(52；252)进行响应。第二桥单元(52；252)可以被配置为接收事件信号，并通过向第二处理器(44；244)发送中断信号进行响应。
-
Patent Agency Ranking
公开(公告)号：CN112602086B
公开(公告)日：2024-03-29
申请号：CN201980055703.5
申请日：2019-06-26
Applicant: 北欧半导体公司
Abstract: 一种集成电路设备(1)包括：连接至处理器(4)的总线系统(2)；多个外设(12、14、16、17)，每个外设均被连接至总线系统(2)；硬件滤波器逻辑(24、26)；以及与总线系统(2)分开并且被连接至外设(12、14、16、17)的外设互连件系统(28)。对于每个外设，硬件滤波器逻辑(24、26)存储确定该外设是否处于安全状态的相应值。外设互连件系统(28)提供一组一个或多个信道以用于用信号发送外设(12、14、16、17)之间的事件。至少一个信道是安全信道(34)或可配置为安全信道(34)。外设互连件系统(28)被配置为允许来自处于安全状态的外设(12、14、16、17)的事件信号通过安全信道(34)被发送，并且防止来自处于非安全状态的外设(12、14、16、17)的事件信号通过安全信道(34)被发送。
-
公开(公告)号：CN112639788A
公开(公告)日：2021-04-09
申请号：CN201980055741.0
申请日：2019-06-26
Applicant: 北欧半导体公司
Abstract: 集成电路设备(1)包括处理器(4)、外围组件(12、14、16、17)、总线系统(2)，其连接到处理器(4)和外围组件(12、14、16、17)并且被配置为承载总线事务；和硬件过滤器逻辑(24、26)。总线系统(2)被配置为承载用于区分安全总线事务和非安全总线事务的安全状态信号。外围组件(12、14、16、17)包括寄存器接口(300、400、600)，其可以通过总线系统(2)访问并且包括硬件寄存器和用于在总线系统(2)上启动总线事务的直接内存访问(DMA)控制器。外围组件(12、14、16、17)支持安全入和非安全出状态，其中硬件过滤器逻辑(24、26)配置为防止非安全总线事务访问外围组件的硬件寄存器，但是允许安全总线事务访问外围组件(12、14、16、17)。外围组件(12、14、16、17)被配置为允许传入的安全总线事务访问硬件寄存器并且作为非安全来启动总线事务。
-
公开(公告)号：CN112602086A
公开(公告)日：2021-04-02
申请号：CN201980055703.5
申请日：2019-06-26
Applicant: 北欧半导体公司
Abstract: 一种集成电路设备(1)包括：连接至处理器(4)的总线系统(2)；多个外设(12、14、16、17)，每个外设均被连接至总线系统(2)；硬件滤波器逻辑(24、26)；以及与总线系统(2)分开并且被连接至外设(12、14、16、17)的外设互连件系统(28)。对于每个外设，硬件滤波器逻辑(24、26)存储确定该外设是否处于安全状态的相应值。外设互连件系统(28)提供一组一个或多个信道以用于用信号发送外设(12、14、16、17)之间的事件。至少一个信道是安全信道(34)或可配置为安全信道(34)。外设互连件系统(28)被配置为允许来自处于安全状态的外设(12、14、16、17)的事件信号通过安全信道(34)被发送，并且防止来自处于非安全状态的外设(12、14、16、17)的事件信号通过安全信道(34)被发送。
-
公开(公告)号：CN114222983B
公开(公告)日：2024-09-24
申请号：CN202080058021.2
申请日：2020-06-19
Applicant: 北欧半导体公司
Inventor： 安德斯·诺尔 , 罗南·巴尔齐克 , 弗雷德里克·雅克布森·法格海姆
Abstract: 一种微控制器系统(100)，其包括主微控制器单元(102)、另外的模块(104，106)和通用输入/输出(108)。在第一状态下，所述通用输入/输出由所述主微控制器单元控制，并且在第二状态下，所述通用输入/输出由所述另外的模块控制。所述主微控制器单元被布置成传输改变所述通用输入/输出的所述状态的选择信号。
-
公开(公告)号：CN112639788B
公开(公告)日：2024-02-23
申请号：CN201980055741.0
申请日：2019-06-26
Applicant: 北欧半导体公司
Abstract: 集成电路设备(1)包括处理器(4)、外围组件(12、14、16、17)、总线系统(2)，其连接到处理器载总线事务；和硬件过滤器逻辑(24、26)。总线系统(2)被配置为承载用于区分安全总线事务和非安全总线事务的安全状态信号。外围组件(12、14、16、17)包括寄存器接口(300、400、600)，其可以通过总线系统(2)访问并且包括硬件寄存器和用于在总线系统(2)上启动总线事务的直接内存访问(DMA)控制器。外围组件(12、14、16、17)支持安全入和非安全出状态，其中硬件过滤器逻辑(24、26)配置为防止非安全总线事务访问外围组件的硬件寄存器，但是允许安全总线事务访问外围组件(12、14、16、17)。外围组件(12、14、16、17)被配置为允许传入的安全总线事务访问硬件寄(4)和外围组件(12、14、16、17)并且被配置为承
-
-
-
-
-
-
-
-
-
Search Results
12
records
(took 0.019 seconds)
