-
公开(公告)号：CN107750353A
公开(公告)日：2018-03-02
申请号：CN201680035646.0
申请日：2016-06-16
Applicant: 北欧半导体公司
Inventor： 罗尔夫·安布尔
IPC: G06F3/03 , G06F3/0354 , G06F3/0362 , G06F3/038
CPC classification number: G06F3/0354 , G06F3/0312 , G06F3/03543 , G06F3/0362 , G06F3/0383
Abstract: 一种集成电路包括至少两个输入(18、20)以及解码器(24)，解码器被配置成：在第一周期内对该输入进行采样(28)；在随后的第二周期内对该输入进行采样；若所采样的输入中的仅一个输入从该第一周期至该第二周期发生变化，则对第一内存位置(34)进行修改；以及若所采样的输入中的两者从该第一周期至该第二周期都发生变化，则对第二内存位置(46)进行修改。
-
公开(公告)号：CN114270735B
公开(公告)日：2024-09-03
申请号：CN202080059552.3
申请日：2020-08-20
Applicant: 北欧半导体公司
IPC: H04J3/06
Abstract: 一种无线电接收机设备(2)包括用于接收以固定间隔发送的无线电数据分组序列的无线电电路(4)，其中所述无线电数据分组序列对数字音频流进行编码，并且每个无线电数据分组对来自所述数字音频流的相应数量的音频样本进行编码。该设备(2)还包括用于从所述接收到的数字音频流中输出音频样本的数字音频接口(5)、设置成控制从所述数字音频接口(5)输出所述音频样本的输出速率的可控振荡器(24)和定时器(20)。该设备(2)还包括控制逻辑(19)，其被配置为使用所述定时器(20)来测量接收一对所述无线电数据分组中的每一个之间的间隔，并在输出来自一个无线电数据分组的所述音频样本的同时，控制所述振荡器(24)以多个步长递增地改变所述输出速率。所述步长数量或每个步长的大小或两者都可以取决于所述测量间隔。
-
Patent Agency Ranking
公开(公告)号：CN108040490A
公开(公告)日：2018-05-15
申请号：CN201680035022.9
申请日：2016-06-16
Applicant: 北欧半导体公司
Inventor： 罗尔夫·安布尔 , 维姆德·克瓦尔·巴肯 , 弗雷德里克·雅克布森·法格海姆
IPC: G06F1/025
CPC classification number: G06F1/025 , G06F1/022 , G06F3/0628 , H03K7/08
Abstract: 一种数字微处理器装置，其具有：中央处理单元(2)；存储器(8)；以及输出信号模块(4)。该输出信号模块包含：被配置成计数到预定计数值的计数器；以及至少一个比较器(10a，10b，10c)，其被配置成在该计数器达到预定比较器值时将输出信号(14a，14b，14c)从第一输出状态改变至第二输出状态；该输出信号模块被配置成在不用接收到来自中央处理单元的指令的情况下从存储器自动地加载选自包含下列的群组中的至少一个参数：预定计数值、预定比较器值以及第一输出状态或第二输出状态。
-
公开(公告)号：CN114270735A
公开(公告)日：2022-04-01
申请号：CN202080059552.3
申请日：2020-08-20
Applicant: 北欧半导体公司
IPC: H04J3/06
Abstract: 一种无线电接收机设备(2)包括用于接收以固定间隔发送的无线电数据分组序列的无线电电路(4)，其中所述无线电数据分组序列对数字音频流进行编码，并且每个无线电数据分组对来自所述数字音频流的相应数量的音频样本进行编码。该设备(2)还包括用于从所述接收到的数字音频流中输出音频样本的数字音频接口(5)、设置成控制从所述数字音频接口(5)输出所述音频样本的输出速率的可控振荡器(24)和定时器(20)。该设备(2)还包括控制逻辑(19)，其被配置为使用所述定时器(20)来测量接收一对所述无线电数据分组中的每一个之间的间隔，并在输出来自一个无线电数据分组的所述音频样本的同时，控制所述振荡器(24)以多个步长递增地改变所述输出速率。所述步长数量或每个步长的大小或两者都可以取决于所述测量间隔。
-
公开(公告)号：CN107743621B
公开(公告)日：2021-07-27
申请号：CN201680035271.8
申请日：2016-06-16
Applicant: 北欧半导体公司
Inventor： 罗尔夫·安布尔
Abstract: 一种集成电路微处理器装置，包括中央处理单元(CPU)及具有至少一个外部接头(4)的通用输入或输出子系统(2)。该外部接头被配置成取决于该通用输入或输出子系统中的相关联的设定而提供送往该装置的输入或来自该装置的输出。在该装置上的至少又一个模块被配置成能够请求可控制该外部接头的状态的至少第一任务或第二任务，该通用输入或输出子系统被配置成当接收到针对该第一任务及第二任务的冲突请求时，应用预定优先级来允许所述任务中仅一者被应用至该外部接头。
-
公开(公告)号：CN107771326A
公开(公告)日：2018-03-06
申请号：CN201680035015.9
申请日：2016-06-16
Applicant: 北欧半导体公司
CPC classification number: G06F3/0659 , G06F1/3215 , G06F1/3243 , G06F3/0611 , G06F3/0679 , G06F13/16 , G06F13/24 , G06F13/4068 , Y02D10/14
Abstract: 一种集成电路微处理器装置，包括中央处理单元(CPU)及具有多个外部接头(4)的通用输入或输出模块(2)。该外部接头由通用输入或输出模块配置以向所述装置提供相应的输入。该装置进一步包括与外部接头中的每一者对应的相应存储器位置(6)。存储器位置被配置成当中央处理单元处于低功率状态或另外无法对外部接头中的一者或多者上的状态变化作出反应时发生该状态变化的情况下记录该状态变化。
-
公开(公告)号：CN107743621A
公开(公告)日：2018-02-27
申请号：CN201680035271.8
申请日：2016-06-16
Applicant: 北欧半导体公司
Inventor： 罗尔夫·安布尔
CPC classification number: G06F13/26 , G06F13/20 , H01L24/18 , H01L2924/1432 , G06F13/14
Abstract: 一种集成电路微处理器装置，包括中央处理单元(CPU)及具有至少一个外部接头(4)的通用输入或输出子系统(2)。该外部接头被配置成取决于该通用输入或输出子系统中的相关联的设定而提供送往该装置的输入或来自该装置的输出。在该装置上的至少又一个模块被配置成能够请求可控制该外部接头的状态的至少第一任务或第二任务，该通用输入或输出子系统被配置成当接收到针对该第一任务及第二任务的冲突请求时，应用预定优先级来允许所述任务中仅一者被应用至该外部接头。
-
-
-
-
-
-
Search Results
7
records
(took 0.018 seconds)
