-
公开(公告)号：CN112400279B
公开(公告)日：2025-04-25
申请号：CN201880095477.9
申请日：2018-07-10
Applicant: 株式会社索思未来
Inventor： 柘植政利
Abstract: 本发明的相位同步电路具有：第一延迟电路(311)，以第一延迟量对第一参照时钟信号进行延迟，输出第一延迟参照时钟信号，其中，上述第一延迟量能够调整；第一时钟控制电路(312～314、316)，对上述第一延迟参照时钟信号和第一输出时钟信号的相位进行比较，基于上述比较的结果生成第一时钟控制信号；第一时钟信号生成电路(315)，基于上述第一时钟控制信号生成上述第一输出时钟信号；以及第一监视电路(317、318)，监视上述第一输出时钟信号的抖动，基于上述第一输出时钟信号的抖动的监视结果调整上述第一延迟量。
-
公开(公告)号：CN119483587A
公开(公告)日：2025-02-18
申请号：CN202411415157.0
申请日：2024-10-11
Applicant: 中国船舶集团有限公司第七〇七研究所
Abstract: 本发明涉及一种三环路补偿低噪声高动态响应拍频锁相环路系统及控制方法，特点为：主激光器和从激光器输出光至光电探测器产生拍频信号；拍频信号与本振信号先后通过混频器和滤波器后传输至鉴相器；鉴相器将拍频信号相位与FPGA产生的DDS参考信号相位相比较，获得鉴相信号，两路数字鉴相信号和一路模拟鉴相信号，三路鉴相信号分别传输至三路环路补偿器；经三路环路补偿器的补偿信号与三角波扫描电路由FPGA控制的程控开关控制选择开环电压扫描模式或者闭环相位锁定模式；最终拍频锁相环路实现主‑从激光器的输出频率和相位锁定。本发明能够实现高带宽和低噪声的拉曼激光系统；可以广泛应用在激光冷却和原子干涉仪等精密测量领域。
-
公开(公告)号：CN119010887A
公开(公告)日：2024-11-22
申请号：CN202411019469.X
申请日：2024-07-29
Applicant: 深圳市汇春科技股份有限公司
Inventor： 张传溢
Abstract: 本申请涉及集成电路技术领域，公开了一种双环亚采样锁相环时钟系统和电子芯片，系统包括主环路、频率锁定环路、第一锁定检测器和第二锁定检测器；频率锁定环路基于主环路输出振荡时钟信号进行分频处理得到分频时钟信号和参考时钟信号调整振荡时钟信号，直至振荡时钟信号的频率锁定，且相位差稳定在预设范围内；主环路包括可调脉冲生成器，可调脉冲生成器用于在第二锁定阶段，控制器输出脉冲信号的脉冲宽度，以使主环路调整振荡时钟信号的幅值，直至振荡时钟信号的相位锁定，并在相位锁定后，控制可调脉冲生成器降低脉冲信号的产生频率以及脉冲信号的脉冲宽度。本申请的双环亚采样锁相环时钟系统能够降低噪声和功耗。
-
公开(公告)号：CN111600601B
公开(公告)日：2024-11-12
申请号：CN202010104933.0
申请日：2020-02-20
Applicant: 艾迪悌科技有限公司
Inventor： M·楚
Abstract: 本申请涉及用于准确信号生成的反馈控制。锁相环(PLL)通过进入保持模式(418)并在保持模式下将反馈时钟(fbclk)与第二参考时钟对准，从而执行从第一参考时钟(ref1)到第二参考时钟(ref2)的无中断切换。通过调节用于多模式分频器(128)的除数输入(D)来执行对准，多模式分频器(128)对输出时钟频率(PLLout)进行分频以生成反馈时钟。还提供其他特征。
-
公开(公告)号：CN118801874A
公开(公告)日：2024-10-18
申请号：CN202411012584.4
申请日：2024-07-25
Applicant: 思瑞浦微电子科技(上海)有限责任公司
Abstract: 本发明公开了一种双模式时钟系统及模式切换方法，系统包括：鉴相器、滤波器、压控振荡器、分频器和时钟产生单元；滤波器的输出端与压控振荡器的输入端相连，压控振荡器的输出端与分频器的输入端相连；在第一模式下，滤波器的输入端与鉴相器的输出端相连，且分频器的输出端与鉴相器的第二输入端相连；在第二模式下，滤波器的输入端与时钟产生单元的输出端相连，且分频器的输出端与时钟产生单元的输入端相连。根据本发明的双模式时钟系统及模式切换方法，通过复用压控振荡器，同时包含双模的滤波器、分频器、时钟检测电路等双模式电路结构，从而在最大程度的节省面积和减少设计难度的基础上，灵活实现锁相环和锁频环相结合的双环路系统。
-
Patent Agency Ranking
公开(公告)号：CN111585570B
公开(公告)日：2024-10-01
申请号：CN202010607190.9
申请日：2020-06-29
Applicant: 合肥新港海岸科技有限公司
Abstract: 本申请提供的一种基于可重配多锁相环的时钟抖动消除电路，包括：多个锁相环、数据选择器和信号合成器，当需要产生低抖动的时钟信号时，则第一锁相环和第二锁相环的输出信号的频率和相位调整为相同的，将其他锁相环的输出信号的频率调整为与第一锁相环和第二锁相环不同的，数据选择器根据所述低抖动的时钟信号的要求选择要输出的输出信号，并且使能信号合成器，通过信号合成器将数据选择器的第一输出信号和第二输出信号叠加再平均，得到消除抖动后的时钟信号；当需要产生多个时钟信号时，则将多个锁相环的输出信号的频率调整为不同的，并且不使能信号合成器，通过数据选择器得到多个不同频率的时钟信号。本申请实现简单，且可灵活配置。
-
公开(公告)号：CN117930143A
公开(公告)日：2024-04-26
申请号：CN202410318984.1
申请日：2024-03-20
Applicant: 中国科学院空天信息创新研究院
Abstract: 本发明公开了一种基于锁相环的OFDM‑LFM信号产生电路，属于电子信息系统领域。所述电路采用多个基于Σ‑Δ快速调制的小数分频PLL产生LFM的子载波；采用高稳定度晶振，通过功率分配作为PLL的参考时钟，保证各通道的相参性；采用单片机作为控制核心，给PLL下发波形控制参数以及发射触发信号。所述电路大幅降低采用OFDM‑LFM信号体制的MIMO雷达的复杂度，节省了资源，在子载波较多的情况下，链路简洁度具有较为明显的优势。
-
公开(公告)号：CN117713805A
公开(公告)日：2024-03-15
申请号：CN202311760242.6
申请日：2023-12-20
Applicant: 中国电子科技集团公司第五十四研究所
IPC: H03L7/07
Abstract: 本发明公开了一种控制灵活可靠的快跳频率源，属于微波射频电路技术领域。它由参考源、功分器、多个锁相环、射频开关、处理器等部分组成，本发明采用多个锁相环乒乓切换的方法，实现了较高的跳频速率，并且在控制数据和硬件接口上增加了锁相环的编号信息，根据编号信息对指定的锁相环进行配置与选择，使上级系统可以准确地掌控快跳频率源中多个锁相环的使用情况，提高了快跳频率源使用的灵活性与可靠性。
-
公开(公告)号：CN116865747A
公开(公告)日：2023-10-10
申请号：CN202310886377.0
申请日：2023-07-18
Applicant: 北京智芯微电子科技有限公司
Abstract: 本申请公开了一种锁相环的频率锁定控制方法、频率锁定电路及芯片，该频率锁定控制电路在检测到频率锁定环路处于锁定状态时，控制频率锁定环路基于第一死区宽度处于断开状态。由于第一死区宽度大于参考时钟信号与分频时钟信号的相位差，因此可以有效确保欠采样锁相环路进行频率锁定的过程中，以及欠采样锁相环处于锁定状态后，该频率锁定环路一直保持断开状态。由此可以有效避免出现频率锁定环路和欠采样锁相环路来回切换的问题，避免输出频率震荡的现象，同时，提高了芯片的时钟精度，进而提高了芯片的性能和可靠性。
-
公开(公告)号：CN116846384A
公开(公告)日：2023-10-03
申请号：CN202311107407.X
申请日：2023-08-31
Applicant: 高澈科技(上海)有限公司 , 深圳高铂科技有限公司
Inventor： 陈俊坤
Abstract: 本公开提供了一种双环路的高速延迟锁定环电路，该高速延迟锁定环电路包括延迟链模块、第一控制电路和第二控制电路；延迟链模块与第一控制电路电连接形成第一环电路；延迟链模块与第二控制电路电连接形成第二环电路；第一控制电路用于生成第一目标控制信号；第二控制电路用于生成第二目标控制信号；延迟链模块用于基于第一目标控制信号对第一输入时钟信号的上升沿进行调节，基于第二目标控制信号对第一输入时钟信号的下降沿进行调节，以得到平衡占空比后的目标输出时钟信号。本公开通过设置两个环路对第一输入时钟信号的上升沿和下降沿进行独立调节，以得到平衡占空比后的目标输出时钟信号，不需要额外增加占空比误差校准电路，减少了电路开销。
-
-
-
-
-
-
-
-
-
Search Results
290
records
(took 0.028 seconds)
