-
公开(公告)号：CN118395917B
公开(公告)日：2025-03-11
申请号：CN202410536222.9
申请日：2024-04-29
Applicant: 北京开源芯片研究院
IPC: G06F30/331 , G06F30/398 , G06F115/10
Abstract: 本发明实施例提供一种验证方法、装置、电子设备及可读存储介质，该方法包括：获取待测设计对应的数据传输参数、基准测试程序和参考模型；将待测设计烧录到可编程逻辑芯片的可编程逻辑区域，并将参考模型加载到可编程逻辑芯片的处理系统中；将基准测试程序中的各条指令按照所述数据传输参数和预置的通信控制指令对应的编码格式，重新进行编码，得到目标测试程序；控制所述待测设计和所述参考模型分别执行所述目标测试程序；获取所述待测设计的第一执行结果和所述参考模型的第二执行结果；在所述第一执行结果和所述第二执行结果不匹配的情况下，确定所述待测设计运行出错。本发明实施例简化了待测设计的验证过程，提升了验证效率。
-
公开(公告)号：CN118966113A
公开(公告)日：2024-11-15
申请号：CN202411441668.X
申请日：2024-10-15
Applicant: 北京开源芯片研究院
IPC: G06F30/343 , G06F30/327
Abstract: 本发明实施例提供一种同步控制方法、装置、电子设备及可读存储介质，该方法包括：控制待测设计执行所述测试程序，并确定所述待测设计的执行指令数；在所述待测设计满足指令提交事件的第一触发条件的情况下，根据所述待测设计的执行指令数驱动所述参考模型执行相同数目的指令；在所述待测设计满足同步事件的第二触发条件的情况下，中断所述待测设计的运行，获取所述待测设计的第一状态信息；根据所述第一状态信息对所述参考模型的第二状态信息进行更新，以对所述待测设计与所述参考模型进行状态同步。本发明实施例通过指令提交事件和同步事件的划分，将待测设计与参考模型的驱动逻辑进行了解耦，提升了验证系统的运行速度。
-
公开(公告)号：CN118133735B
公开(公告)日：2024-07-26
申请号：CN202410543745.6
申请日：2024-04-30
Applicant: 北京开源芯片研究院
Abstract: 本发明实施例提供一种验证方法、装置、电子设备及可读存储介质，该方法包括：对待测设计的芯片代码进行修改，以将待测设计的各个数据接口传输的数据接入所述待测设计的顶层模块；根据修改后的芯片代码，将待测设计烧录至可编程逻辑芯片的可编程逻辑区域；在验证平台中生成动态链接库；在待测设计每执行一条指令之后，采集待测设计的第一状态值，并调用动态链接库，以控制动态链接库执行一条指令并输出第二状态值；在第一状态值与第二状态值不匹配的情况下，确定待测设计运行出错。本发明实施例增加了待测设计的细节可见性，能够在待测设计运行出错时及时报错，保证了验证的有效性，有利于对待测设计及时进行调试和检查。
-
公开(公告)号：CN117113907A
公开(公告)日：2023-11-24
申请号：CN202311344674.9
申请日：2023-10-17
Applicant: 北京开源芯片研究院
IPC: G06F30/367 , G06F30/373
Abstract: 本发明实施例提供一种验证方法、装置、电子设备及可读存储介质，涉及计算机技术领域，该方法包括：将待测设计烧录到可编程逻辑芯片的可编程逻辑区域，将软件模拟器下载到所述可编程逻辑芯片的处理系统中；通过所述待测设计和所述软件模拟器分别执行基准测试程序；在满足快照条件的情况下，通过硬件快照对所述可编程逻辑芯片的状态信息进行保存；将所述状态信息导入仿真软件中进行仿真，以对所述待测设计进行调试。本发明实施例利用FPGA加速提升了验证效率，并利用仿真软件对待测设计进行更细粒度的调试，保证了仿真的自由度和调试效率。
-
公开(公告)号：CN116663467B
公开(公告)日：2023-11-10
申请号：CN202310934158.5
申请日：2023-07-27
Applicant: 北京开源芯片研究院
IPC: G06F30/3323 , G06F30/331 , G06F30/3312 , G06F30/327
Abstract: 本发明实施例提供一种断言等效硬件库的构建方法、装置、电子设备及存储介质，涉及计算机技术领域。该方法包括：确定待处理的断言算子的输入信号与输出信号之间的逻辑关系；所述断言算子为所述断言语句中实现基础断言功能的算子；根据所述逻辑关系确定所述断言算子对应的逻辑器件和所述逻辑器件之间的连接方式；按照所述连接方式连接所述断言算子对应的各个逻辑器件，得到所述断言算子对应的基础电路模块；将所述断言算子对应的基础电路模块添加至断言等效硬件库中。本发明实施例可以提升断言语句的电路综合效率，进而实现基于断言的硬件验证。
-
Patent Agency Ranking
公开(公告)号：CN118395917A
公开(公告)日：2024-07-26
申请号：CN202410536222.9
申请日：2024-04-29
Applicant: 北京开源芯片研究院
IPC: G06F30/331 , G06F30/398 , G06F115/10
Abstract: 本发明实施例提供一种验证方法、装置、电子设备及可读存储介质，该方法包括：获取待测设计对应的数据传输参数、基准测试程序和参考模型；将待测设计烧录到可编程逻辑芯片的可编程逻辑区域，并将参考模型加载到可编程逻辑芯片的处理系统中；将基准测试程序中的各条指令按照所述数据传输参数和预置的通信控制指令对应的编码格式，重新进行编码，得到目标测试程序；控制所述待测设计和所述参考模型分别执行所述目标测试程序；获取所述待测设计的第一执行结果和所述参考模型的第二执行结果；在所述第一执行结果和所述第二执行结果不匹配的情况下，确定所述待测设计运行出错。本发明实施例简化了待测设计的验证过程，提升了验证效率。
-
公开(公告)号：CN116663463B
公开(公告)日：2023-11-10
申请号：CN202310934163.6
申请日：2023-07-27
Applicant: 北京开源芯片研究院
IPC: G06F30/331 , G06F30/3312 , G06F30/3323 , G06F30/327
Abstract: 本发明实施例提供一种电路验证方法、装置、电子设备及可读存储介质，该方法包括：获取设计文件，所述设计文件包括被测设计和断言语句；所述断言语句用于验证所述被测设计是否满足测试条件；将所述断言语句转化为断言电路，所述断言电路为寄存器转换级电路；基于所述被测设计和所述断言电路，生成目标网表；根据所述目标网表将所述被测设计和所述断言电路配置到集成电路芯片中；运行所述集成电路芯片，并监测所述被测设计的断言结果；在所述被测设计的断言覆盖率满足预设条件的情况下，确定所述被测设计通过验证。本发明实施例可以利用断言电路来揭示被测设计内部状态和潜在问题，解决了FPGA仿真缺乏设计细节的低级可见性的问题。
-
公开(公告)号：CN118363715B
公开(公告)日：2025-04-29
申请号：CN202410536232.2
申请日：2024-04-29
Applicant: 北京开源芯片研究院
Abstract: 本发明实施例提供一种参考模型的集成方法、装置、电子设备及存储介质，该方法包括：获取验证对象的参考模型和所述参考模型的数据传输参数；将所述参考模型加载到所述软件模拟器中；按照所述验证对象的指令集架构和所述数据传输参数，配置通信控制指令；所述通信控制指令包括加载指令和存储指令；执行所述加载指令，以将所述软件模拟器的虚拟内存中的测试激励数据加载到所述参考模型的缓冲区中；在所述参考模型生成运算结果之后，执行所述存储指令，以将所述运算结果存储至所述软件模拟器的虚拟内存中。本发明实施例实现了参考模型在软件模拟器中的自动集成，有利于提升对验证对象的验证效率。
-
公开(公告)号：CN118363715A
公开(公告)日：2024-07-19
申请号：CN202410536232.2
申请日：2024-04-29
Applicant: 北京开源芯片研究院
Abstract: 本发明实施例提供一种参考模型的集成方法、装置、电子设备及存储介质，该方法包括：获取验证对象的参考模型和所述参考模型的数据传输参数；将所述参考模型加载到所述软件模拟器中；按照所述验证对象的指令集架构和所述数据传输参数，配置通信控制指令；所述通信控制指令包括加载指令和存储指令；执行所述加载指令，以将所述软件模拟器的虚拟内存中的测试激励数据加载到所述参考模型的缓冲区中；在所述参考模型生成运算结果之后，执行所述存储指令，以将所述运算结果存储至所述软件模拟器的虚拟内存中。本发明实施例实现了参考模型在软件模拟器中的自动集成，有利于提升对验证对象的验证效率。
-
公开(公告)号：CN117077603B
公开(公告)日：2024-02-02
申请号：CN202311340379.6
申请日：2023-10-17
Applicant: 北京开源芯片研究院
IPC: G06F30/367 , G06F30/373
Abstract: 本发明实施例提供一种验证方法、芯片、系统、电子设备及可读存储介质，涉及计算机技术领域，该方法包括：硬件设计在运行过程中将第一运行数据写入硬件缓冲区，软件设计在运行过程中将第二运行数据写入软件缓冲区；验证模块从硬件缓冲区中读取所述第一运行数据，从软件缓冲区中读取所述第二运行数据，并对第一运行数据和第二运行数据进行比对，在第一运行数据和第二运行数据不匹配的情况下，中断硬件设计和软件设计的运行，并对可编程逻辑芯片进行硬件快照，以保存可编程逻辑芯片的状态信息，将所述状态信息导入到仿真软件中进行仿真，以对硬件设计进行调试。本发明实施例提升了验证效率，并保证了仿真的自由度和调试效率。
-
-
-
-
-
-
-
-
-
Search Results
34
records
(took 0.027 seconds)
