-
公开(公告)号：CN117113907A
公开(公告)日：2023-11-24
申请号：CN202311344674.9
申请日：2023-10-17
Applicant: 北京开源芯片研究院
IPC: G06F30/367 , G06F30/373
Abstract: 本发明实施例提供一种验证方法、装置、电子设备及可读存储介质，涉及计算机技术领域，该方法包括：将待测设计烧录到可编程逻辑芯片的可编程逻辑区域，将软件模拟器下载到所述可编程逻辑芯片的处理系统中；通过所述待测设计和所述软件模拟器分别执行基准测试程序；在满足快照条件的情况下，通过硬件快照对所述可编程逻辑芯片的状态信息进行保存；将所述状态信息导入仿真软件中进行仿真，以对所述待测设计进行调试。本发明实施例利用FPGA加速提升了验证效率，并利用仿真软件对待测设计进行更细粒度的调试，保证了仿真的自由度和调试效率。
-
Patent Agency Ranking
公开(公告)号：CN117093353B
公开(公告)日：2024-02-02
申请号：CN202311340376.2
申请日：2023-10-17
Applicant: 北京开源芯片研究院
Abstract: 本发明实施例提供一种中断控制方法、装置、电子设备及可读存储介质，应用于计算机技术领域，该方法包括：获取待测设计对基准测试程序的第一执行结果和软件模拟器对所述基准测试程序的第二执行结果；在满足中断条件的情况下，中断所述待测设计的运行；其中，所述中断条件包括以下至少一项：所述第一执行结果与所述第二执行结果不匹配；所述待测设计对应的硬件缓冲区已满；所述硬件缓冲区用于记录所述待测设计的运行数据；所述软件模拟器对应的软件缓冲区为空；所述软件缓冲区用于记录所述软件模拟器的运行数据。本发明实施例在硬件验证中可以对待测设计和软件模拟器的执行结果自动进行比较和检查，并自动触发中断，具备更好的调试能力。
-
公开(公告)号：CN117113907B
公开(公告)日：2023-12-22
申请号：CN202311344674.9
申请日：2023-10-17
Applicant: 北京开源芯片研究院
IPC: G06F30/367 , G06F30/373
Abstract: 本发明实施例提供一种验证方法、装置、电子设备及可读存储介质，涉及计算机技术领域，该方法包括：将待测设计烧录到可编程逻辑芯片的可编程逻辑区域，将软件模拟器下载到所述可编程逻辑芯片的处理系统中；通过所述待测设计和所述软件模拟器分别执行基准测试程序；在满足快照条件的情况下，通过硬件快照对所述可编程逻辑芯片的状态信息进行保存；将所述状态信息导入仿真软件中进行仿真，以对所述待测设计进行调试。本发明实施例利用FPGA加速提升了验证效率，并利用仿真软件对待测设计进行更细粒度的调试，保证了仿真的自由度和调试效率。
-
公开(公告)号：CN117094269B
公开(公告)日：2024-02-02
申请号：CN202311345104.1
申请日：2023-10-17
Applicant: 北京开源芯片研究院
IPC: G06F30/367 , G06F30/373
Abstract: 本发明实施例提供一种验证方法、装置、电子设备及可读存储介质，涉及计算机技术领域，该方法包括：利用仿真软件对待测设计进行调试；所述待测设计烧录在可编程逻辑芯片中；在满足预设条件的情况下，停止仿真软件的运行，并读取所述仿真软件的第一状态信息；根据所述第一状态信息修改所述待测设计对应的比特流文件；根据所述比特流文件将所述状态信息写回至所述可编程逻辑芯片中；重新运行所述待测设计，以继续对所述待测设计进行验证。本发明实施例利用FPGA加速提升了验证效率，并在验证过程中，利用仿真软件对待测设计进行调试，保证了仿真的自由度和调试效率。
-
公开(公告)号：CN117094269A
公开(公告)日：2023-11-21
申请号：CN202311345104.1
申请日：2023-10-17
Applicant: 北京开源芯片研究院
IPC: G06F30/367 , G06F30/373
Abstract: 本发明实施例提供一种验证方法、装置、电子设备及可读存储介质，涉及计算机技术领域，该方法包括：利用仿真软件对待测设计进行调试；所述待测设计烧录在可编程逻辑芯片中；在满足预设条件的情况下，停止仿真软件的运行，并读取所述仿真软件的第一状态信息；根据所述第一状态信息修改所述待测设计对应的比特流文件；根据所述比特流文件将所述状态信息写回至所述可编程逻辑芯片中；重新运行所述待测设计，以继续对所述待测设计进行验证。本发明实施例利用FPGA加速提升了验证效率，并在验证过程中，利用仿真软件对待测设计进行调试，保证了仿真的自由度和调试效率。
-
公开(公告)号：CN117093353A
公开(公告)日：2023-11-21
申请号：CN202311340376.2
申请日：2023-10-17
Applicant: 北京开源芯片研究院
Abstract: 本发明实施例提供一种中断控制方法、装置、电子设备及可读存储介质，应用于计算机技术领域，该方法包括：获取待测设计对基准测试程序的第一执行结果和软件模拟器对所述基准测试程序的第二执行结果；在满足中断条件的情况下，中断所述待测设计的运行；其中，所述中断条件包括以下至少一项：所述第一执行结果与所述第二执行结果不匹配；所述待测设计对应的硬件缓冲区已满；所述硬件缓冲区用于记录所述待测设计的运行数据；所述软件模拟器对应的软件缓冲区为空；所述软件缓冲区用于记录所述软件模拟器的运行数据。本发明实施例在硬件验证中可以对待测设计和软件模拟器的执行结果自动进行比较和检查，并自动触发中断，具备更好的调试能力。
-
-
-
-
-
Search Results
6
records
(took 0.022 seconds)
