-
公开(公告)号：CN117113908B
公开(公告)日：2024-02-02
申请号：CN202311345112.6
申请日：2023-10-17
Applicant: 北京开源芯片研究院
IPC: G06F30/367 , G06F30/373
Abstract: 本发明实施例提供一种验证方法、装置、电子设备及可读存储介质，涉及计算机技术领域，该方法包括：将软件设计下载到可编程逻辑芯片的处理系统中，将所述软件设计对应的硬件设计烧录到所述可编程逻辑芯片的可编程逻辑区域中；在所述可编程逻辑芯片中同步运行所述硬件设计和所述软件设计，并监测所述硬件设计的第一运行数据和所述软件设计的第二运行数据；在所述第一运行数据和所述第二运行数据不匹配的情况下，对所述可编程逻辑芯片进行硬件快照，以保存所述可编程逻辑芯片的状态信息；将所述状态信息导入到仿真软件中进行仿真，以对所述硬件设计进行调试。本发明实施例提升了验证效率，并且保证了仿真的自由度和调试效率。
-
公开(公告)号：CN117077603B
公开(公告)日：2024-02-02
申请号：CN202311340379.6
申请日：2023-10-17
Applicant: 北京开源芯片研究院
IPC: G06F30/367 , G06F30/373
Abstract: 本发明实施例提供一种验证方法、芯片、系统、电子设备及可读存储介质，涉及计算机技术领域，该方法包括：硬件设计在运行过程中将第一运行数据写入硬件缓冲区，软件设计在运行过程中将第二运行数据写入软件缓冲区；验证模块从硬件缓冲区中读取所述第一运行数据，从软件缓冲区中读取所述第二运行数据，并对第一运行数据和第二运行数据进行比对，在第一运行数据和第二运行数据不匹配的情况下，中断硬件设计和软件设计的运行，并对可编程逻辑芯片进行硬件快照，以保存可编程逻辑芯片的状态信息，将所述状态信息导入到仿真软件中进行仿真，以对硬件设计进行调试。本发明实施例提升了验证效率，并保证了仿真的自由度和调试效率。
-
公开(公告)号：CN117113908A
公开(公告)日：2023-11-24
申请号：CN202311345112.6
申请日：2023-10-17
Applicant: 北京开源芯片研究院
IPC: G06F30/367 , G06F30/373
Abstract: 本发明实施例提供一种验证方法、装置、电子设备及可读存储介质，涉及计算机技术领域，该方法包括：将软件设计下载到可编程逻辑芯片的处理系统中，将所述软件设计对应的硬件设计烧录到所述可编程逻辑芯片的可编程逻辑区域中；在所述可编程逻辑芯片中同步运行所述硬件设计和所述软件设计，并监测所述硬件设计的第一运行数据和所述软件设计的第二运行数据；在所述第一运行数据和所述第二运行数据不匹配的情况下，对所述可编程逻辑芯片进行硬件快照，以保存所述可编程逻辑芯片的状态信息；将所述状态信息导入到仿真软件中进行仿真，以对所述硬件设计进行调试。本发明实施例提升了验证效率，并且保证了仿真的自由度和调试效率。
-
公开(公告)号：CN117077603A
公开(公告)日：2023-11-17
申请号：CN202311340379.6
申请日：2023-10-17
Applicant: 北京开源芯片研究院
IPC: G06F30/367 , G06F30/373
Abstract: 本发明实施例提供一种验证方法、芯片、系统、电子设备及可读存储介质，涉及计算机技术领域，该方法包括：硬件设计在运行过程中将第一运行数据写入硬件缓冲区，软件设计在运行过程中将第二运行数据写入软件缓冲区；验证模块从硬件缓冲区中读取所述第一运行数据，从软件缓冲区中读取所述第二运行数据，并对第一运行数据和第二运行数据进行比对，在第一运行数据和第二运行数据不匹配的情况下，中断硬件设计和软件设计的运行，并对可编程逻辑芯片进行硬件快照，以保存可编程逻辑芯片的状态信息，将所述状态信息导入到仿真软件中进行仿真，以对硬件设计进行调试。本发明实施例提升了验证效率，并保证了仿真的自由度和调试效率。
-
-
-
Search Results
4
records
(took 0.022 seconds)
