公开(公告)号：CN116669432A

公开(公告)日：2023-08-29

申请号：CN202210144894.6

申请日：2022-02-17

Applicant: 北京大学深圳研究生院

Inventor： 王新炜 ,  王佳良 ,  张敏 ,  黄秋月

IPC: H10K10/82 ,  H10K10/46 ,  H10K71/00 ,  C23C16/40 ,  H03K19/0944

Abstract: 本申请涉及一种聚酰亚胺‑氧化物基复合介电膜，其包含在衬底上分子层沉积形成的聚酰亚胺层和原子层沉积形成的无机氧化物层。本申请还涉及该聚酰亚胺‑氧化物基复合介电膜的制备方法。该聚酰亚胺‑无机氧化物基复合介电膜具备本征柔性和优异绝缘栅介质层性能，可以广泛应用于柔性电子电路。使用该基于聚酰亚胺‑无机氧化物复合介电膜可以制备将该复合介电膜作为绝缘栅介质层的全碳纳米管晶体管和包括反相器、环形振荡器、逻辑门电路在内的多种柔性集成电路单元。以上柔性器件和电路展现出了良好的机械性能；反相器电路具备卓越的增益指标，且可以作为模拟放大器对毫伏级别的小信号进行放大；超低驱动电压、超低功耗的特性也可以被实现。

公开(公告)号：CN113548638A

公开(公告)日：2021-10-26

申请号：CN202110619038.7

申请日：2021-06-03

Applicant: 北京大学深圳研究生院

Inventor： 张敏 ,  张艺明 ,  黄秋月 ,  张子璇 ,  谢超

IPC: B81C1/00 ,  H01L21/02

Abstract: 本发明涉及一种微凸起结构的制备方法，包括：在基板上形成牺牲层；在牺牲层上形成生长层；在生长层上设置滤膜层；部分生长层在毛细作用下进入滤膜层的孔洞中以形成微凸起结构；固化生长层；以及去除滤膜层。本发明还涉及一种半导体器件的制备方法。

公开(公告)号：CN110098328A

公开(公告)日：2019-08-06

申请号：CN201910247710.7

申请日：2019-03-29

Applicant: 北京大学深圳研究生院

Inventor： 张敏 ,  杜春晖 ,  黄秋月

IPC: H01L51/05 ,  H01L51/40 ,  H01L51/00 ,  B82Y10/00

Abstract: 本申请公开了一种制备柔性电子器件的方法，包括准备带孔的柔性滤膜；准备一个或多个经图形化的掩膜版；通过真空抽滤在所述经图形化的掩膜版和所述滤膜上分别形成一层或多层柔性材料；以及去除所述掩膜版。本申请还公开了一种柔性电子器件。

公开(公告)号：CN113548638B

公开(公告)日：2024-04-05

申请号：CN202110619038.7

申请日：2021-06-03

Applicant: 北京大学深圳研究生院

Inventor： 张敏 ,  张艺明 ,  黄秋月 ,  张子璇 ,  谢超

IPC: B81C1/00 ,  H01L21/02

Abstract: 本发明涉及一种微凸起结构的制备方法，包括：在基板上形成牺牲层；在牺牲层上形成生长层；在生长层上设置滤膜层；部分生长层在毛细作用下进入滤膜层的孔洞中以形成微凸起结构；固化生长层；以及去除滤膜层。本发明还涉及一种半导体器件的制备方法。

公开(公告)号：CN110098328B

公开(公告)日：2023-10-31

申请号：CN201910247710.7

申请日：2019-03-29

Applicant: 北京大学深圳研究生院

Inventor： 张敏 ,  杜春晖 ,  黄秋月

IPC: H10K10/46 ,  H10K71/00 ,  H10K71/12 ,  B82Y10/00

Abstract: 本申请公开了一种制备柔性电子器件的方法，包括准备带孔的柔性滤膜；准备一个或多个经图形化的掩膜版；通过真空抽滤在所述经图形化的掩膜版和所述滤膜上分别形成一层或多层柔性材料；以及去除所述掩膜版。本申请还公开了一种柔性电子器件。

公开(公告)号：CN112271257B

公开(公告)日：2022-09-20

申请号：CN202010991589.1

申请日：2020-09-18

Applicant: 北京大学深圳研究生院

Inventor： 张敏 ,  黄巍宏 ,  焦浩轩 ,  黄秋月 ,  张娇娜

IPC: H01L51/10 ,  H01L51/05 ,  H01L51/40 ,  H01L51/30

Abstract: 本发明涉及一种可拉伸半导体器件的制备方法，包括：在基板上形成基板牺牲层；在基板牺牲层上形成衬底；在衬底上形成第一电极牺牲层；在第一电极牺牲层上形成第一电极；去除第一电极牺牲层；在第一电极上形成介电层；在介电层上形成第二电极牺牲层；在第二电极牺牲层上形成第二电极和第三电极；在第二电极之间形成沟道层；去除第二电极牺牲层。本发明进一步包括另一种可拉伸半导体器件的制备方法。

公开(公告)号：CN112271257A

公开(公告)日：2021-01-26

申请号：CN202010991589.1

申请日：2020-09-18

Applicant: 北京大学深圳研究生院

Inventor： 张敏 ,  黄巍宏 ,  焦浩轩 ,  黄秋月 ,  张娇娜

IPC: H01L51/10 ,  H01L51/05 ,  H01L51/40 ,  H01L51/30

Abstract: 本发明涉及一种可拉伸半导体器件的制备方法，包括：在基板上形成基板牺牲层；在基板牺牲层上形成衬底；在衬底上形成第一电极牺牲层；在第一电极牺牲层上形成第一电极；去除第一电极牺牲层；在第一电极上形成介电层；在介电层上形成第二电极牺牲层；在第二电极牺牲层上形成第二电极和第三电极；在第二电极之间形成沟道层；去除第二电极牺牲层。本发明进一步包括另一种可拉伸半导体器件的制备方法。