公开(公告)号：CN117279462A

公开(公告)日：2023-12-22

申请号：CN202311326159.8

申请日：2023-10-13

Applicant: 北京大学深圳研究生院

Inventor： 张敏 ,  张娇娜 ,  王婉婷 ,  朱家豪 ,  王佳良 ,  王新炜 ,  孟鸿 ,  赵长斌 ,  潘媛

IPC: H10K71/00 ,  H10K19/10 ,  H10K19/20 ,  H10K19/00 ,  B82Y10/00 ,  B82Y30/00 ,  B82Y40/00

Abstract: 本申请涉及柔性三维集成电路结构的制备方法、反相器及集成电路，该方法包括：形成第一衬底；在第一衬底上形成P型晶体管；在P型晶体管上沉积N型晶体管的第二栅极介电层；在第二栅极介电层上形成N型晶体管的第二沟道区域；通过第二湿法刻蚀方式蚀刻露出P型晶体管的第一源电极和第一漏电极；以及在第二沟道区域的两侧分别形成N型晶体管的第二源电极和第二漏电极，其中第二漏电极与下方的P型晶体管的第一漏电极相连接，形成反相器的输出端。本申请的方法制备的反相器及集成电路，实现了保持反相器及集成电路的高柔韧性，实现保证反相器及集成电路稳定性能，降低时延的技术效果。

公开(公告)号：CN112271257B

公开(公告)日：2022-09-20

申请号：CN202010991589.1

申请日：2020-09-18

Applicant: 北京大学深圳研究生院

Inventor： 张敏 ,  黄巍宏 ,  焦浩轩 ,  黄秋月 ,  张娇娜

IPC: H01L51/10 ,  H01L51/05 ,  H01L51/40 ,  H01L51/30

Abstract: 本发明涉及一种可拉伸半导体器件的制备方法，包括：在基板上形成基板牺牲层；在基板牺牲层上形成衬底；在衬底上形成第一电极牺牲层；在第一电极牺牲层上形成第一电极；去除第一电极牺牲层；在第一电极上形成介电层；在介电层上形成第二电极牺牲层；在第二电极牺牲层上形成第二电极和第三电极；在第二电极之间形成沟道层；去除第二电极牺牲层。本发明进一步包括另一种可拉伸半导体器件的制备方法。

公开(公告)号：CN112271257A

公开(公告)日：2021-01-26

申请号：CN202010991589.1

申请日：2020-09-18

Applicant: 北京大学深圳研究生院

Inventor： 张敏 ,  黄巍宏 ,  焦浩轩 ,  黄秋月 ,  张娇娜

IPC: H01L51/10 ,  H01L51/05 ,  H01L51/40 ,  H01L51/30

Abstract: 本发明涉及一种可拉伸半导体器件的制备方法，包括：在基板上形成基板牺牲层；在基板牺牲层上形成衬底；在衬底上形成第一电极牺牲层；在第一电极牺牲层上形成第一电极；去除第一电极牺牲层；在第一电极上形成介电层；在介电层上形成第二电极牺牲层；在第二电极牺牲层上形成第二电极和第三电极；在第二电极之间形成沟道层；去除第二电极牺牲层。本发明进一步包括另一种可拉伸半导体器件的制备方法。