-
公开(公告)号：CN119201037A
公开(公告)日：2024-12-27
申请号：CN202411249930.0
申请日：2024-09-06
Applicant: 北京大学
Abstract: 本发明提供一种基于忆阻器的三角函数实现方法，属于存算一体技术领域。本发明方法，首先基于cordic算法角度计算精度，对目标角度进行拆分，对拆分后的角度集系数进行分组，再按分组，在三角函数计算模块中进行迭代计算，且各组同步进行，最后汇总分组计算结果，在汇总三角函数计算模块中计算最终结果。本发明方法采用分组并行流水设计的三角函数存算一体计算架构及对应数据流，实现以cordic算法为基础的非线性函数计算任务，实现高精度三角函数计算，完善了三角函数硬件加速在存算一体领域的空白，促进存算一体技术和大模型技术的进一步发展。
-
公开(公告)号：CN119250140A
公开(公告)日：2025-01-03
申请号：CN202411276054.0
申请日：2024-09-12
Applicant: 北京大学
IPC: G06N3/065 , G06N3/0464 , G06F17/16 , G06N5/04
Abstract: 本发明提供了一种基于忆阻器存内计算架构的卷积神经网络权重映射及像素级推理仿真的方法，对于任意卷积神经网络输入，使用映射方法将输入的卷积神经网络所有权重参数抽象成若干大小的矩形模型，并将其合理分割后，存入忆阻器阵列群中；使用仿真方法将神经网络推理流程划分为若干周期，并仿真出每个周期工作的忆阻器阵列序号及行列数、网络层的输出像素值、需要缓存及允许释放的像素规模，实现了像素级的网络全流水仿真。本发明适用于任意卷积神经网络，为片上缓存容量设计、忆阻器阵列间特征图流水设计等硬件实现提供重要依据，具有广阔的应用前景。
-
公开(公告)号：CN118609628A
公开(公告)日：2024-09-06
申请号：CN202410781014.5
申请日：2024-06-18
Applicant: 北京大学
IPC: G11C13/00 , G06N3/0499
Abstract: 本发明公开了一种基于忆阻器的大模型存算一体加速方法及其适配的数据流处理方法，该方法将大模型内的庞大参数量，以分布式的方式卸载到忆阻器存算一体架构上，该架构将存储分为多个层次，存算一体模块、计算核心、单片和忆阻器阵列级别，以使用相同的架构承载不同的网络结构。在这一架构的基础上，本发明对以GPT‑3为例的大模型进行算子拆解，并设计数据流最大化并行利用硬件资源，达到大模型加速的效果。本发明公开了上述架构和数据流设计，填补了当前大模型硬件加速在基于忆阻器的存算一体系统上的架构空白和数据流空白，促进存算一体技术和大模型技术的进一步发展。
-
公开(公告)号：CN117014016A
公开(公告)日：2023-11-07
申请号：CN202311037278.1
申请日：2023-08-17
Applicant: 北京大学
Abstract: 本发明公开了一种面向存算一体系统的有限域纠错编解码方法及系统，同时适用于模拟存内计算中部分和累加后的纠错任务，以及常规存储器读数据的纠错任务。本发明利用非二进制的q阶有限域运算处理输入码字，使用预处理好的生成矩阵得到同属于该有限域的编码结果并实现纠错码的生成，并在输出端进行还原，从而降低了存内计算结果的误码率，提高了其可靠性。基于该编解码方法，本发明公开了相应的解码电路系统设计，分为校验节点与变量节点两部分，二者间的连接由校验矩阵定义，并采用基于有限域的置信度传播。经过校验节点与变量节点间的多次置信度传播迭代，纠错结果将实现收敛并得到最终解码结果。
-
公开(公告)号：CN119577297A
公开(公告)日：2025-03-07
申请号：CN202411573862.3
申请日：2024-11-06
Applicant: 北京大学
IPC: G06F17/11 , G06N3/0464 , G06N3/048 , G06N3/063 , G06N3/08
Abstract: 本发明提供了一种全模拟数据流的神经常微分方程求解器及其计算方法，属于存内计算技术领域。本发明神经常微分方程求解器，基于忆阻器阵列，采用龙格‑库塔方法求解神经常微分方程，输入数据通过数模转换器电路转换成模拟电压值，输入到忆阻器阵列，利用忆阻器阵列及其外围电路求解龙格‑库塔方法中的临时系数，利用跨阻放大器将忆阻器阵列的电流输出转为后面级联的忆阻器阵列的电压输入，使得计算过程不需对中间结果做数模/模数的转换，所有的计算数据和计算结果都以电压值或者电流值这种模拟量的形式来表示和传递，形成全模拟数据流，提高了计算速度和效率，降低了中间计算结果的量化误差，提高了最终计算结果的精度，具有广阔的应用前景。
-
Patent Agency Ranking
公开(公告)号：CN119559031A
公开(公告)日：2025-03-04
申请号：CN202411599570.7
申请日：2024-11-11
Applicant: 北京大学
Abstract: 本发明提供了一种基于忆阻器存内计算架构的布料模拟加速系统及方法，属于忆阻器存内计算技术领域和图形学硬件加速技术领域。本发明系统包括由忆阻器阵列构成的随机存储器、内容可寻址存储器、通用计算单元、方程组求解单元，以及数模转换模块、跨阻放大器和控制器模块；在系统上利用忆阻器存内计算架构，在存内进行计算，避免了数据的频繁读取，同时利用忆阻器阵列进行模拟计算，直接求解线性方程组，避免了迭代求解方程组，利用存内计算的高并行特点，同时处理大量的节点和弹簧，从而大大提高了布料模拟的速度，具有广阔的应用前景。
-
公开(公告)号：CN118866050A
公开(公告)日：2024-10-29
申请号：CN202410826113.0
申请日：2024-06-25
Applicant: 北京大学
Abstract: 本发明公开了一种针对忆阻型器件的基于有限状态机的写入验证方法，适用于所有忆阻型器件的多值写入，可以大大加快写入的速度。本发明将写入过程中经历的各种情况划分为不同的状态，根据每次写入的结果，以有限状态机的形式进行状态值的更新，使得下次经历同样状态时可以根据先验知识施加更加合适的写入条件，大大提高了成功写入器件的速度。本发明利用有限状态机的划分方案和状态值的更新机制在忆阻型器件上进行训练，状态值更新会趋于稳定，记录下在写入验证过程中处于不同状态时应该执行的最优操作，并在后续的写入验证中大大提高写入的速度。
-
公开(公告)号：CN118748033A
公开(公告)日：2024-10-08
申请号：CN202410743692.2
申请日：2024-06-11
Applicant: 北京大学
Abstract: 本发明公开了一种基于电化学随机存取存储器的全并行向量外积计算操作方法，包括构建以电化学随机存取存储器及其栅极选通晶体管为基本单元的存储器阵列，以及相应的随机脉冲更新方法。其中，电化学随机存取存储器的电导变化与刺激脉冲数目成高度线性关系，在不施加刺激脉冲的时候，器件沟道电导保持不变，呈现非易失特性。通过随机脉冲编程，可以原位进行器件的电导更新和在线训练，并行完成向量外积计算，并将计算结果存储在器件的电导中，进行后续的网络存内计算加速，避免了额外的数据搬运，有效降低了操作复杂度和器件编程延迟。除此之外，该方案可以扩展到和赫布学习规则相关的网络训练范式中，加速相关算法的训练过程。
-
公开(公告)号：CN119065716A
公开(公告)日：2024-12-03
申请号：CN202311070464.5
申请日：2023-08-22
Abstract: 本申请实施例公开了一种算子编译方法，用于实现存算一体架构的张量数据处理，提升存算一体架构的计算任务处理并行度。本申请实施例方法包括：获取编译算子，编译算子用于指示对源代码的编译规则。基于编译算子对源代码进行编译，得到一条或多条张量指令，张量指令用于执行存算一体系统中计算任务，张量指令包括以下一项或多项指令段：操作码、张量地址、数据类型、数据位宽和张量长度。将张量指令存储至指令存储列表，指令存储列表用于存储编译完成的张量指令。
-
公开(公告)号：CN118862983A
公开(公告)日：2024-10-29
申请号：CN202410820036.8
申请日：2024-06-24
Applicant: 北京大学
Abstract: 本发明公开了一种基于电化学掺杂的可调LIF神经元硬件单元，包括作为可调负载电阻的电化学随机存取存储器(ECRAM)和具有神经元发放功能的三端阈值开关器件，其中，ECRAM为三端存储器件，ECRAM和三端阈值开关器件之间通过彼此的沟道进行串联，即ECRAM的源极与三端阈值开关器件的漏极相连，二者状态改变都是通过第三端施加合适的电信号刺激进行。将该可调LIF神经元硬件单元应用于脉冲神经网络，通过改变ECRAM的沟道电阻以及三端阈值开关器件沟道的阈值电压，可以对LIF神经元的膜电位时间常数τ和阈值电压Vth进行适应性调整。因此，基于该可调LIF神经元硬件单元的脉冲神经网络的硬件加速器可以对不同应用环境进行参数调整，从而优化网络性能。
-
-
-
-
-
-
-
-
-
Search Results
11
records
(took 0.038 seconds)
