-
公开(公告)号：CN1306617C
公开(公告)日：2007-03-21
申请号：CN200410009765.8
申请日：2004-11-10
Applicant: 北京大学
IPC: H01L27/115 , H01L21/8247
Abstract: 本发明提供了一种闪存存储单元及其制备方法，属于非挥发性半导体存储器技术领域。与传统的闪存存储单元相比，本发明采用两层氮化硅作为浮栅，在横向和纵向上分别存储两位数据，实现了每个闪存存储单元能存储四位数据的功能，大大地增加了闪存的存储密度。在相同工艺条件下，存储密度是一般多晶硅浮栅闪存的4倍，是NROM闪存的2倍。工艺简单，和传统CMOS工艺兼容，也没有增加光刻次数，从而降低了存储成本。
-
公开(公告)号：CN100356570C
公开(公告)日：2007-12-19
申请号：CN200510082811.1
申请日：2005-07-08
Applicant: 北京大学
IPC: H01L27/105 , H01L29/788 , H01L21/28 , H01L21/8239
Abstract: 本发明提供了一种闪存存储单元的浮栅及其制备方法和一种闪存存储单元，属于非挥发性半导体存储器技术领域。与传统的闪存存储单元相比，本发明采用异质结浮栅结构，在横向上分别采用P+N+P+不同掺杂的多晶硅或者宽禁带材料+窄禁带材料+宽禁带材料结构组成浮栅，导带和价带的能级上有至少两个异质结，该异质结使浮栅的能带形成能谷。实现了闪存存储单元存储的电子被浮栅的异质结限制在浮栅的能谷中，大大地增加了闪存的保持特性。而且在相同编程环境下，大大提高了闪存单元的编程速度和效率，降低了编程功耗。
-
公开(公告)号：CN100468779C
公开(公告)日：2009-03-11
申请号：CN200610012185.3
申请日：2006-06-09
Applicant: 北京大学
IPC: H01L29/788 , H01L27/115 , H01L21/336 , H01L21/8247
Abstract: 本发明提供了一种闪存存储单元及其制备方法，属于非挥发性半导体存储器技术领域。与传统的闪存存储单元相比，本发明采用两层氮化硅作为浮栅，在横向和纵向上分别存储两位数据，实现了每个闪存存储单元能存储四位数据的功能，大大地增加了闪存的存储密度。在相同工艺条件下，存储密度是一般多晶硅浮栅闪存的4倍，是NROM闪存的2倍。而且其浮栅由靠近源区、漏区的两部分组成，并从物理上隔离开来，可以有效地抑制单元两端存储数据之间的串扰影响。本发明工艺简单，和传统CMOS工艺兼容，也没有增加光刻次数，从而降低了存储成本。
-
公开(公告)号：CN1870297A
公开(公告)日：2006-11-29
申请号：CN200610012185.3
申请日：2006-06-09
Applicant: 北京大学
IPC: H01L29/788 , H01L27/115 , H01L21/336 , H01L21/8247
Abstract: 本发明提供了一种闪存存储单元及其制备方法，属于非挥发性半导体存储器技术领域。与传统的闪存存储单元相比，本发明采用两层氮化硅作为浮栅，在横向和纵向上分别存储两位数据，实现了每个闪存存储单元能存储四位数据的功能，大大地增加了闪存的存储密度。在相同工艺条件下，存储密度是一般多晶硅浮栅闪存的4倍，是NROM闪存的2倍。而且其浮栅由靠近源区、漏区的两部分组成，并从物理上隔离开来，可以有效地抑制单元两端存储数据之间的串扰影响。本发明工艺简单，和传统CMOS工艺兼容，也没有增加光刻次数，从而降低了存储成本。
-
Patent Agency Ranking
公开(公告)号：CN1870298A
公开(公告)日：2006-11-29
申请号：CN200610012188.7
申请日：2006-06-09
Applicant: 北京大学
IPC: H01L29/788 , H01L29/43 , H01L21/336 , H01L21/28
Abstract: 本发明提供了一种NROM闪存存储单元，属于非挥发性半导体存储器技术领域。该存储单元是由控制栅、源漏区、隧穿氧化层、存储数据的氮化硅层以及阻止氧化层组成，在控制栅的不同区域注入不同类型杂质，靠近源端和漏端的控制栅注入N型杂质，形成N+多晶硅控制栅，中间的控制栅注入P型杂质，形成P+多晶硅控制栅。多晶硅控制栅中间P+区，功函数较高，所对应的阈值电压比较高，相对普通N+注入多晶硅闪存器件来说，这段区域加在栅叠层结构以及沟道的纵向电场比较低，提高了电子在这段沟道内的横向运动速度；多晶硅控制栅两端N+区域，功函数较低，对应阈值电压也比较低，和常规N+多晶硅栅相比较，加在这部分的纵向电场并没有降低，有利于电子的收集。
-
公开(公告)号：CN1700474A
公开(公告)日：2005-11-23
申请号：CN200510082811.1
申请日：2005-07-08
Applicant: 北京大学
IPC: H01L27/105 , H01L29/788 , H01L21/28 , H01L21/8239
Abstract: 本发明提供了一种闪存存储单元的浮栅及其制备方法和一种闪存存储单元，属于非挥发性半导体存储器技术领域。与传统的闪存存储单元相比，本发明采用异质结浮栅结构，在横向上分别采用P+N+P+不同掺杂的多晶硅或者宽禁带材料+窄禁带材料+宽禁带材料结构组成浮栅，导带和价带的能级上有至少两个异质结，该异质结使浮栅的能带形成能谷。实现了闪存存储单元存储的电子被浮栅的异质结限制在浮栅的能谷中，大大地增加了闪存的保持特性。而且在相同编程环境下，大大提高了闪存单元的编程速度和效率，降低了编程功耗。
-
公开(公告)号：CN100468780C
公开(公告)日：2009-03-11
申请号：CN200610012188.7
申请日：2006-06-09
Applicant: 北京大学
IPC: H01L29/788 , H01L29/43 , H01L21/336 , H01L21/28
Abstract: 本发明提供了一种NROM闪存存储单元，属于非挥发性半导体存储器技术领域。该存储单元是由控制栅、源漏区、隧穿氧化层、存储数据的氮化硅层以及阻止氧化层组成，在控制栅的不同区域注入不同类型杂质，靠近源端和漏端的控制栅注入N型杂质，形成N+多晶硅控制栅，中间的控制栅注入P型杂质，形成P+多晶硅控制栅。多晶硅控制栅中间P+区，功函数较高，所对应的阈值电压比较高，相对普通N+注入多晶硅闪存器件来说，这段区域加在栅叠层结构以及沟道的纵向电场比较低，提高了电子在这段沟道内的横向运动速度；多晶硅控制栅两端N+区域，功函数较低，对应阈值电压也比较低，和常规N+多晶硅栅相比较，加在这部分的纵向电场并没有降低，有利于电子的收集。
-
公开(公告)号：CN1719617A
公开(公告)日：2006-01-11
申请号：CN200510082812.6
申请日：2005-07-08
Applicant: 北京大学
IPC: H01L29/788 , H01L27/112
Abstract: 本发明提供了一种两端存储信息的双位闪存单元的读取方法，属于非挥发性半导体存储器技术领域。与传统的双位闪存读取方法相比，本发明通过衬底和位线的电压组合，在存储单元的沟道内形成足够宽的耗尽层，实现了能够有效读取双位闪存单元中任何一位信息的功能，而且因为读取时候的位线从传统的双位闪存单元的读取时候的1.5V降低到1V，大大地降低了共位线但未被选中的其他存储单元的泄漏电流，选中的存储单元的不同状态下的开关比也有5个数量级以上的提高。在相同工艺条件下，可以保证双位闪存单元的按比例缩小的能力，增加双位闪存技术的存储密度。
-
公开(公告)号：CN1606165A
公开(公告)日：2005-04-13
申请号：CN200410009765.8
申请日：2004-11-10
Applicant: 北京大学
IPC: H01L27/115 , H01L21/8247
Abstract: 本发明提供了一种闪存存储单元及其制备方法，属于非挥发性半导体存储器技术领域。与传统的闪存存储单元相比，本发明采用两层氮化硅作为浮栅，在横向和纵向上分别存储两位数据，实现了每个闪存存储单元能存储四位数据的功能，大大地增加了闪存的存储密度。在相同工艺条件下，存储密度是一般多晶硅浮栅闪存的4倍，是NROM闪存的2倍。工艺简单，和传统CMOS工艺兼容，也没有增加光刻次数，从而降低了存储成本。
-
-
-
-
-
-
-
-
Search Results
9
records
(took 0.013 seconds)
