公开(公告)号：CN105706221B

公开(公告)日：2019-03-15

申请号：CN201480061004.9

申请日：2014-09-18

Applicant: 住友电气工业株式会社 ,  瑞萨电子株式会社

Inventor： 久保田良辅 ,  山田俊介 ,  堀井拓 ,  增田健良 ,  滨岛大辅 ,  田中聪 ,  木村真二 ,  小林正幸

IPC: H01L21/336 ,  H01L21/28 ,  H01L21/66 ,  H01L29/12 ,  H01L29/423 ,  H01L29/49 ,  H01L29/78

Abstract: 一种碳化硅半导体器件包括碳化硅衬底(10)、栅极绝缘膜(15)和栅电极(27)。碳化硅衬底(10)具有第一主表面(10a)和与所述第一主表面(10a)相反的第二主表面(10b)。所述栅极绝缘膜(15)被设置成接触所述碳化硅衬底(10)的所述第一主表面(10a)。所述栅电极(27)设置在所述栅极绝缘膜(15)上，使得所述栅极绝缘膜(15)位于所述栅电极(27)和所述碳化硅衬底(10)之间。在175℃的温度下向栅电极(27)施加‑5V的栅电压达100小时的第一应力测试中，第一阈值电压和第二阈值电压之差的绝对值不大于0.5V，所述第一应力测试之前的阈值电压被定义为所述第一阈值电压并且所述第一应力测试之后的阈值电压被定义为所述第二阈值电压。因此，提供了阈值电压的波动可减弱的碳化硅半导体器件及其制造方法。

公开(公告)号：CN105706221A

公开(公告)日：2016-06-22

申请号：CN201480061004.9

申请日：2014-09-18

Applicant: 住友电气工业株式会社 ,  瑞萨电子株式会社

Inventor： 久保田良辅 ,  山田俊介 ,  堀井拓 ,  增田健良 ,  滨岛大辅 ,  田中聪 ,  木村真二 ,  小林正幸

IPC: H01L21/336 ,  H01L21/28 ,  H01L21/66 ,  H01L29/12 ,  H01L29/423 ,  H01L29/49 ,  H01L29/78

CPC classification number: H01L29/1608 ,  G01R31/2621 ,  G01R31/2856 ,  H01L21/0485 ,  H01L21/049 ,  H01L21/28 ,  H01L21/321 ,  H01L21/324 ,  H01L21/326 ,  H01L22/14 ,  H01L29/12 ,  H01L29/423 ,  H01L29/45 ,  H01L29/49 ,  H01L29/51 ,  H01L29/66068 ,  H01L29/78 ,  H01L29/7827

Abstract: 一种碳化硅半导体器件包括碳化硅衬底(10)、栅极绝缘膜(15)和栅电极(27)。碳化硅衬底(10)具有第一主表面(10a)和与所述第一主表面(10a)相反的第二主表面(10b)。所述栅极绝缘膜(15)被设置成接触所述碳化硅衬底(10)的所述第一主表面(10a)。所述栅电极(27)设置在所述栅极绝缘膜(15)上，使得所述栅极绝缘膜(15)位于所述栅电极(27)和所述碳化硅衬底(10)之间。在175℃的温度下向栅电极(27)施加-5V的栅电压达100小时的第一应力测试中，第一阈值电压和第二阈值电压之差的绝对值不大于0.5V，所述第一应力测试之前的阈值电压被定义为所述第一阈值电压并且所述第一应力测试之后的阈值电压被定义为所述第二阈值电压。因此，提供了阈值电压的波动可减弱的碳化硅半导体器件及其制造方法。

公开(公告)号：CN104981897A

公开(公告)日：2015-10-14

申请号：CN201480007925.7

申请日：2014-01-17

Applicant: 住友电气工业株式会社

Inventor： 堀井拓 ,  木岛正贵

IPC: H01L21/336 ,  H01L29/06 ,  H01L29/12 ,  H01L29/78

CPC classification number: H01L21/0455 ,  H01L21/02123 ,  H01L21/02164 ,  H01L21/0217 ,  H01L21/0223 ,  H01L21/02255 ,  H01L21/02271 ,  H01L21/0332 ,  H01L21/046 ,  H01L21/0465 ,  H01L21/31144 ,  H01L21/324 ,  H01L29/0619 ,  H01L29/1608 ,  H01L29/66053 ,  H01L29/66068 ,  H01L29/7827

Abstract: 制造碳化硅半导体器件(100)的方法包括以下步骤。准备碳化硅衬底(10)。形成与碳化硅衬底(10)的第一主表面(10a)相接触的第一掩模层(1)。第一掩模层(1)包括与第一主表面(10a)相接触地布置的第一层(1a)，与第一层相接触地布置的且由不同于第一层的材料制成的蚀刻停止层(1b)，和与蚀刻停止层的和接触第一层的表面相反的表面相接触地布置的第二层(1c)。通过蚀刻第二层(1c)和蚀刻停止层(1b)，在第一掩模层(1)中形成凹进部(9)。使用具有凹进部(9)的第一掩模层(1)，在碳化硅衬底(10)中形成第一杂质区(14)。第一掩模层不包含金属元素。因此，能够提供能抑制金属污染的制造碳化硅半导体器件的方法。

公开(公告)号：CN104603915A

公开(公告)日：2015-05-06

申请号：CN201380044909.0

申请日：2013-09-10

Applicant: 住友电气工业株式会社

Inventor： 藤本和德 ,  堀井拓 ,  木村真二 ,  木本美津男

IPC: H01L21/28 ,  H01L21/336 ,  H01L21/768 ,  H01L23/522 ,  H01L29/12 ,  H01L29/417 ,  H01L29/78

CPC classification number: H01L29/1608 ,  H01L21/046 ,  H01L21/0485 ,  H01L21/049 ,  H01L23/53223 ,  H01L29/45 ,  H01L29/66068 ,  H01L29/7802 ,  H01L2924/0002 ,  H01L2924/00 ,  H01L29/7827

Abstract: 一种半导体器件(1)，包括：由碳化硅制成的衬底(10)；形成在衬底(10)的表面(10A)上的绝缘膜(20,40)；不含Al的缓冲膜(51)；以及含Al的电极(52)。衬底(10)具有导电区(12)。在半导体器件中，接触孔(80)形成在导电区(12)上方使其延伸通过绝缘膜(20,40)并且暴露衬底(10)的表面(10A)。缓冲膜(51)从接触孔(80)的底表面(80B)起在接触孔(80)的侧壁表面(80A)上向上延伸。电极(52)形成为与接触孔(80)的底表面(80B)上的导电区(12)接触并且形成在绝缘膜(20,40)上，且缓冲膜(51)插入在其间。

公开(公告)号：CN104126218A

公开(公告)日：2014-10-29

申请号：CN201380010425.4

申请日：2013-02-05

Applicant: 住友电气工业株式会社

Inventor： 堀井拓

IPC: H01L21/02 ,  H01L21/306

CPC classification number: H01L21/02529 ,  H01L21/2007 ,  H01L21/6835 ,  H01L29/6606 ,  H01L29/66068 ,  H01L29/7802 ,  H01L2221/68381

Abstract: 准备由碳化硅制成的单晶衬底(11)以及比单晶衬底(11)中的每一个大的第一支撑衬底(31)。单晶衬底(11)接合在第一支撑衬底(31)上。使已经接合至第一支撑衬底(31)的单晶衬底(11)经历加工。移除第一支撑衬底(31)。单晶衬底(11)被热处理。单晶衬底(11)接合至比单晶衬底(11)大的第二支撑衬底(32)上。使接合至第二支撑衬底(32)的单晶衬底(11)经历加工。

公开(公告)号：CN102687238A

公开(公告)日：2012-09-19

申请号：CN201180005029.3

申请日：2011-07-21

Applicant: 住友电气工业株式会社

Inventor： 堀井拓

IPC: H01L21/02

CPC classification number: H01L21/6836 ,  H01L21/0445 ,  H01L29/26

Abstract: 本发明提供了一种用于制造半导体器件的方法，包括：用于制备复合晶圆的步骤；用于在复合晶圆上形成有源层（23）以获得第一中间晶圆的步骤；用于在第一中间晶圆上形成表面电极（24）以获得第二中间晶圆的步骤；用于将粘性带（71）粘贴到表面电极（24）侧以支撑第二中间晶圆的步骤；用于在利用粘性带（71）继续支撑第二中间层的同时移除支撑层（21）的步骤；用于通过将粘性带粘贴到后表面电极侧并且移除前表面电极（23）侧上的粘性带（71）来利用粘性带支撑多个SiC衬底（22）的步骤；以及用于在由后表面电极侧上的粘性带支撑SiC衬底（22）的同时通过切开SiC衬底（22）来获得多个半导体器件的步骤。

公开(公告)号：CN104170093B

公开(公告)日：2018-06-01

申请号：CN201380015255.9

申请日：2013-03-29

Applicant: 住友电气工业株式会社

Inventor： 堀井拓 ,  木村真二 ,  木本美津男

IPC: H01L29/78 ,  H01L21/336 ,  H01L21/768 ,  H01L29/12 ,  H01L29/417

CPC classification number: H01L21/76841 ,  H01L21/046 ,  H01L21/049 ,  H01L21/28026 ,  H01L21/76844 ,  H01L21/76855 ,  H01L29/1608 ,  H01L29/66068 ,  H01L29/78 ,  H01L29/7827

Abstract: 一种MOSFET(1)，设置有：衬底(10)；栅极绝缘膜(20)；栅电极(30)；形成在栅极绝缘膜(20)上以围绕栅电极(30)的层间绝缘膜(40)；包含Ti和N且不包含Al的缓冲膜(51)；以及包含Ti、Al和Si的源电极(52)。MOSFET(1)具有其中形成的接触孔(80)，所述接触孔贯穿层间绝缘膜(40)，暴露衬底(10)的主表面(10A)，并且与栅电极(30)隔开。缓冲膜(51)形成为与接触孔(80)的侧壁表面(80A)接触。在衬底(10)的主表面(10A)上，源电极(52)被形成为使得所述源电极与该主表面接触，所述主表面通过形成缓冲膜(51)和接触孔(80)而被暴露。

公开(公告)号：CN103907176B

公开(公告)日：2016-06-29

申请号：CN201280053287.3

申请日：2012-05-22

Applicant: 住友电气工业株式会社

Inventor： 北林弘之 ,  玉祖秀人 ,  堀井拓

IPC: H01L21/28 ,  H01L21/3205 ,  H01L21/336 ,  H01L21/768 ,  H01L23/522 ,  H01L23/532 ,  H01L29/12 ,  H01L29/417 ,  H01L29/78

CPC classification number: H01L21/046 ,  H01L21/0485 ,  H01L21/049 ,  H01L29/45 ,  H01L29/66068 ,  H01L29/7802 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 一种制备MOSFET(1)的方法，包括：制备碳化硅衬底(10)的步骤；形成与衬底(10)进行欧姆接触的漏电极(51)的步骤；以及形成与漏电极(51)的顶部接触的背表面焊盘电极(80)的步骤。在漏电极(51)形成步骤中，形成包括含有Ti和Si的合金的漏电极(51)。而且，所形成的背表面焊盘电极(80)被维持在300℃或更低的温度，直至MOSFET(1)制备完成。该配置使得能够条制备工艺的效率，同时实现电极间良好的粘附性。

公开(公告)号：CN105453219A

公开(公告)日：2016-03-30

申请号：CN201480043414.0

申请日：2014-06-25

Applicant: 住友电气工业株式会社

Inventor： 堀井拓 ,  增田健良

IPC: H01L21/20 ,  H01L21/205 ,  H01L21/265 ,  H01L21/336 ,  H01L29/06 ,  H01L29/12 ,  H01L29/78

CPC classification number: H01L21/02694 ,  H01L21/02378 ,  H01L21/02529 ,  H01L21/0262 ,  H01L21/02664 ,  H01L21/046 ,  H01L21/047 ,  H01L29/0619 ,  H01L29/1608 ,  H01L29/66068 ,  H01L29/7811

Abstract: 一种碳化硅半导体衬底(10)，包括：具有外径不小于100mm的主表面并且由单晶碳化硅制成的基础衬底(1)；形成在主表面(1A)上的外延层(2)；以及形成在基础衬底(1)的与主表面(1A)相反的背侧表面(1B)上的变形抑制层(8)。以此方式，通过变形抑制层(8)最小化衬底的变形(例如在高温处理过程中的翘曲)。这可降低在利用碳化硅半导体衬底(10)执行制造碳化硅半导体器件的方法的制造工艺过程中在碳化硅半导体衬底(10)中发生诸如裂缝的缺陷的风险。

公开(公告)号：CN104170093A

公开(公告)日：2014-11-26

申请号：CN201380015255.9

申请日：2013-03-29

Applicant: 住友电气工业株式会社

Inventor： 堀井拓 ,  木村真二 ,  木本美津男

IPC: H01L29/78 ,  H01L21/336 ,  H01L21/768 ,  H01L29/12 ,  H01L29/417

CPC classification number: H01L21/76841 ,  H01L21/046 ,  H01L21/049 ,  H01L21/28026 ,  H01L21/76844 ,  H01L21/76855 ,  H01L29/1608 ,  H01L29/66068 ,  H01L29/78 ,  H01L29/7827

Abstract: 一种MOSFET(1)，设置有：衬底(10)；栅极绝缘膜(20)；栅电极(30)；形成在栅极绝缘膜(20)上以围绕栅电极(30)的层间绝缘膜(40)；包含Ti和N且不包含Al的缓冲膜(51)；以及包含Ti、Al和Si的源电极(52)。MOSFET(1)具有其中形成的接触孔(80)，所述接触孔贯穿层间绝缘膜(40)，暴露衬底(10)的主表面(10A)，并且与栅电极(30)隔开。缓冲膜(51)形成为与接触孔(80)的侧壁表面(80A)接触。在衬底(10)的主表面(10A)上，源电极(52)被形成为使得所述源电极与该主表面接触，所述主表面通过形成缓冲膜(51)和接触孔(80)而被暴露。