-
公开(公告)号：CN105518878B
公开(公告)日：2018-05-25
申请号：CN201480048504.9
申请日：2014-09-03
Applicant: 传感器电子技术股份有限公司
IPC: H01L33/06
CPC classification number: H01L31/035272 , H01L33/04 , H01L33/32
Abstract: 提供了光电子器件的改进的异质结构。该异质结构包括有源区域、电子阻挡层和p型接触层。p型接触层和电子阻挡层可以用p型掺杂剂掺杂。电子阻挡层的掺杂剂浓度可以是p型接触层的掺杂剂浓度的最多百分之十。还对设计这种异质结构的方法进行了描述。
-
公开(公告)号：CN104160479A
公开(公告)日：2014-11-19
申请号：CN201380013532.2
申请日：2013-02-01
Applicant: 传感器电子技术股份有限公司
CPC classification number: H01L21/02587 , H01L21/0242 , H01L21/02458 , H01L21/02507 , H01L21/0254 , H01L21/0262 , H01L29/0684 , H01L33/0075 , H01L33/12 , H01L33/16
Abstract: 提供了一种用于制造半导体结构的解决方案。该半导体结构包括使用一组外延生长周期生长在基板上的多个半导体层。在每个外延生长周期期间，生长具有拉伸应力或压缩应力中的一个的第一半导体层，然后直接在第一半导体层上生长具有拉伸应力或压缩应力中的另一个的第二半导体层。一组生长条件中的一个或多个、一层或两层的厚度、和/或层之间的晶格失配，可以被配置成在层之间的界面的最小百分比内产生目标级别的压缩和/或拉伸应力。
-
公开(公告)号：CN105580146A
公开(公告)日：2016-05-11
申请号：CN201480052198.6
申请日：2014-09-23
Applicant: 传感器电子技术股份有限公司
IPC: H01L33/32
CPC classification number: H01L33/0025 , H01L33/007 , H01L33/0075 , H01L33/04 , H01L33/06 , H01L33/12 , H01L33/145 , H01L33/32
Abstract: 描述了用于光电子器件中的异质结构。异质结构的一个或多个参数可以被配置用于提高相应的光电子器件的可靠性。可以在配置异质结构的n型和/或p型侧的各种参数时考虑用来产生器件的有源结构的材料。
-
公开(公告)号：CN105006505A
公开(公告)日：2015-10-28
申请号：CN201510179524.6
申请日：2015-04-15
Applicant: 传感器电子技术股份有限公司
CPC classification number: H01L33/12 , H01L21/02458 , H01L21/02507 , H01L21/0254 , H01L29/155 , H01L29/2003 , H01L33/0025 , H01L33/007 , H01L33/0075 , H01L33/06 , H01L33/20 , H01L33/24 , H01L33/32 , H01L2224/16225 , H01L33/30 , H01L33/0062
Abstract: 本发明涉及具有应力管理的半导体异质结构。提供了一种异质结构，包括：衬底；和在所述衬底上外延生长的族III氮化物层，其中，所述族III氮化物层包括：第一族III氮化物材料和具有第一厚度的多个子层；和第二族III氮化物材料和具有第二厚度的多个薄子层，以及其中，所述多个子层与所述多个薄子层交替，其中，所述第一族III氮化物材料包括至少0.05的镓的摩尔分数，其中，所述第一族III氮化物材料中的镓的摩尔分数与所述第一族III氮化物材料中镓的摩尔分数有至少0.05的差异，且其中，所述第二厚度是所述第一厚度的最多百分之五。
-
公开(公告)号：CN104160479B
公开(公告)日：2019-04-30
申请号：CN201380013532.2
申请日：2013-02-01
Applicant: 传感器电子技术股份有限公司
Abstract: 提供了一种用于制造半导体结构的解决方案。该半导体结构包括使用一组外延生长周期生长在基板上的多个半导体层。在每个外延生长周期期间，生长具有拉伸应力或压缩应力中的一个的第一半导体层，然后直接在第一半导体层上生长具有拉伸应力或压缩应力中的另一个的第二半导体层。一组生长条件中的一个或多个、一层或两层的厚度、和/或层之间的晶格失配，可以被配置成在层之间的界面的最小百分比内产生目标级别的压缩和/或拉伸应力。
-
Patent Agency Ranking
公开(公告)号：CN105006505B
公开(公告)日：2019-03-15
申请号：CN201510179524.6
申请日：2015-04-15
Applicant: 传感器电子技术股份有限公司
Abstract: 本发明涉及具有应力管理的半导体异质结构。提供了一种异质结构，包括：衬底；和在所述衬底上外延生长的族III氮化物层，其中，所述族III氮化物层包括：第一族III氮化物材料和具有第一厚度的多个子层；和第二族III氮化物材料和具有第二厚度的多个薄子层，以及其中，所述多个子层与所述多个薄子层交替，其中，所述第一族III氮化物材料包括至少0.05的镓的摩尔分数，其中，所述第一族III氮化物材料中的镓的摩尔分数与所述第一族III氮化物材料中镓的摩尔分数有至少0.05的差异，且其中，所述第二厚度是所述第一厚度的最多百分之五。
-
-
公开(公告)号：CN105659383A
公开(公告)日：2016-06-08
申请号：CN201480057571.7
申请日：2014-10-21
Applicant: 传感器电子技术股份有限公司
CPC classification number: H01L29/151 , H01L21/0242 , H01L21/0243 , H01L21/02458 , H01L21/02505 , H01L21/02513 , H01L21/0254 , H01L21/02587 , H01L21/0262 , H01L21/02639 , H01L21/0265 , H01L29/0676 , H01L29/068 , H01L29/2003 , H01L29/205 , H01L33/0075 , H01L33/12
Abstract: 提供了一种用于电子或光电器件中的异质结构。异质结构包括一个或多个复合半导体层。该复合半导体层可以包括形貌变化的子层，其中至少一个子层可以由一组柱状结构(例如，纳米线)形成。复合半导体层中的另一个子层可以是多孔的、连续的或部分连续的。
-
公开(公告)号：CN105518878A
公开(公告)日：2016-04-20
申请号：CN201480048504.9
申请日：2014-09-03
Applicant: 传感器电子技术股份有限公司
IPC: H01L33/06
CPC classification number: H01L31/035272 , H01L33/04 , H01L33/32
Abstract: 提供了光电子器件的改进的异质结构。该异质结构包括有源区域、电子阻挡层和p型接触层。p型接触层和电子阻挡层可以用p型掺杂剂掺杂。电子阻挡层的掺杂剂浓度可以是p型接触层的掺杂剂浓度的最多百分之十。还对设计这种异质结构的方法进行了描述。
-
公开(公告)号：CN205621763U
公开(公告)日：2016-10-05
申请号：CN201620205930.5
申请日：2016-03-17
Applicant: 传感器电子技术股份有限公司
Abstract: 本公开涉及一种半导体器件。要解决的一个技术问题是提供用于改进半导体层的生长的图案化表面。该半导体器件包括衬底，所述衬底包括具有有助于在其上生长缓冲层的一组属性的图案化表面，其中图案化表面包括多个平坦的顶表面和具有多个底表面的多个开口，以及其中多个平坦的顶表面中的至少一个或者多个底表面中的至少一个被图案化用于具有对应于器件工作波长的辐射。本实用新型的一个方面的技术效果是，通过使用改进的图案化表面和构造用来在图案化表面上进行导波辐射的至少一个表面可以提高半导体器件的光学性质。
-
-
-
-
-
-
-
-
-
Search Results
10
records
(took 0.044 seconds)
