公开(公告)号：CN119514446A

公开(公告)日：2025-02-25

申请号：CN202310998534.7

申请日：2023-08-09

Applicant: 中国科学院微电子研究所

Inventor： 朱昭辰 ,  丁武昌 ,  苏永波 ,  杨枫 ,  金智

IPC: G06F30/367 ,  H10D10/80 ,  G06N3/006 ,  G01R31/26 ,  G01R31/28

Abstract: 本申请实施例公开了一种小信号等效电路的提参方法和系统，所述方法包括：使用开短路测试结构去除待测器件的测试结构的寄生电容和寄生电感；使用开集测试方法计算并剥离电极电阻；根据所述寄生电容、寄生电感、电极电阻和散射参数，计算本征散射参数；根据所述本征散射参数，使用粒子群优化算法提取所述小信号等效电路模型的本征参数。解决现有技术的提取过程提参速度慢，提参结果不准确，高频时拟合不准确的问题，提高了小信号等效电路模型参数的提取效率和精度。

公开(公告)号：CN111756354B

公开(公告)日：2022-11-04

申请号：CN202010450223.3

申请日：2020-05-25

Applicant: 中国科学院微电子研究所

Inventor： 甄文祥 ,  苏永波 ,  李少军 ,  金智

IPC: H03K3/017 ,  H03K5/22

Abstract: 本发明公开了一种多相多占空比的时钟产生电路，包括：输入缓冲模块，其输入端接收输入信号，输出端连接分频器的输入端；分频器的输出端连接两个一级反相器的输入端；两个一级反相器，其中第一一级反相器的输出端与第一、第三二级反相器的输入端和第一一级时钟输出反相器的输入端相连，第二一级反相器的输出端与第二、第四二级反相器的输入端和第二一级时钟输出反相器的输入端相连；四个二级反相器，其中每个二级反相器的输出端各连接两个三级反相器的输入端；八个三级反相器连接四个与门，四个与门，输出端分别连接第一至第四二级时钟输出反相器；四个二级时钟输出反相器。上述电路改善了多相时钟产生电路信号频率低带宽窄以及占空比单一的缺点。

公开(公告)号：CN110600414A

公开(公告)日：2019-12-20

申请号：CN201910708994.5

申请日：2019-08-01

Applicant: 中国科学院微电子研究所

Inventor： 常虎东 ,  孙兵 ,  翟明龙 ,  苏永波 ,  丁芃 ,  刘洪刚 ,  金智 ,  刘新宇

IPC: H01L21/68 ,  H01L21/762

Abstract: 本申请提供一种晶圆异构对准方法及装置，通过在硅基CMOS晶圆上的预设位置刻蚀第一对准标记背孔，在化合物半导体晶圆衬底背面刻蚀第二对准标记背孔，所述第二对准标记与所述第一对准标记的形状相同且相互嵌套，然后将所述化合物半导体晶圆倒扣放置于所述硅基CMOS晶圆之上，利用光刻机背面光刻原理，将所述第一对准标记和所述第二对准标记对准，以实现两个晶圆片正面图形区域对准，本申请通过简单的光刻机背面光刻原理，通过两个晶圆上背孔间的对准，实现了CMOS芯片和化合物半导体材料晶圆级的高效、高精度对准，有效的减少了化合物半导体材料的浪费和损耗。

公开(公告)号：CN110534417A

公开(公告)日：2019-12-03

申请号：CN201910683606.2

申请日：2019-07-26

Applicant: 中国科学院微电子研究所

Inventor： 常虎东 ,  孙兵 ,  苏永波 ,  刘洪刚

IPC: H01L21/18 ,  H01L21/8238 ,  H01L27/092

Abstract: 本发明涉及半导体制造领域，具体涉及一种硅基半导体与化合物半导体异构集成方法及异构集成器件，包括下列步骤：在硅基半导体的表面沉积三氧化二铝介质层；在所述三氧化二铝介质层的表面沉积铝层，备用；在化合物半导体的表面沉积三氧化二铝介质层；对沉积有三氧化二铝介质层的化合物半导体进行氧离子注入，备用；将上述备用的硅基半导体与化合物半导体键合在一起。本发明实现硅基半导体与化合物半导体良好的键合，避免了金属键合存在的金属层对半导体材料的影响，极大提高键合效率和器件质量。

公开(公告)号：CN110517948A

公开(公告)日：2019-11-29

申请号：CN201910683597.7

申请日：2019-07-26

Applicant: 中国科学院微电子研究所

Inventor： 常虎东 ,  孙兵 ,  翟明龙 ,  苏永波 ,  丁芃 ,  刘洪刚 ,  金智 ,  刘新宇

IPC: H01L21/02

Abstract: 本发明涉及一种硅衬底上外延InP半导体的方法及制得的半导体器件。该方法包括下列步骤：在硅基半导体上依次沉积SiO2和Al2O3介质层；在所述SiO2和Al2O3介质层上刻蚀出介质槽；以所述SiO2和Al2O3介质层为掩模，干法刻蚀所述硅基半导体，形成硅的V型槽；腐蚀去掉所述Al2O3介质层；在所述硅的V型槽上采用选区外延的方法低温生长GaAs层；在所述GaAs层上低温生长InxGayP层；在所述InxGayP层上低温生长InP层；在所述低温生长的InP层上高温生长InP层。本发明能有效减少InP外延缺陷，提高材料质量。

公开(公告)号：CN105390386A

公开(公告)日：2016-03-09

申请号：CN201510717421.0

申请日：2015-10-28

Applicant: 中国科学院微电子研究所

Inventor： 樊捷 ,  苏永波

IPC: H01L21/3065

CPC classification number: H01L21/3065

Abstract: 本发明提出一种BCB材料的刻蚀方法，包括：a.提供半导体芯片，所述芯片表面覆盖待刻蚀的BCB材料层；b.采用电感耦合等离子体对所述BCB材料进行刻蚀；其中，刻蚀条件为：刻蚀温度为18～22℃；等离子体刻蚀功率为140～160W；射频功率为12～15W；腔体压力为0.4～0.6mT；SF6：O2气体流量比为1:1～1:1.2。本发明的技术方案能够制备表面平坦、图形化边缘整齐完好的介质图形，能够有效减小电路互联层接触对微波信号的损耗，从而提高微波集成电路互联性能。

公开(公告)号：CN103199014A

公开(公告)日：2013-07-10

申请号：CN201310068641.6

申请日：2013-03-05

Applicant: 中国科学院微电子研究所

Inventor： 汪宁 ,  苏永波 ,  金智

IPC: H01L21/304 ,  H01L21/3065 ,  B24B37/20

Abstract: 本发明公开了一种对InP材料进行减薄和抛光的方法，包括：制作对InP材料进行减薄用的硅片研磨衬垫；利用该硅片研磨衬垫对InP材料进行减薄；对InP材料进行化学机械抛光；对完成化学机械抛光的InP材料进行清洗；以及将清洗后的InP材料放入ICP刻蚀机进行等离子抛光。利用本发明，大大提高了减薄效果，实现了无污染，低损伤，高效率，镜面效果的减薄抛光衬底，解决了InP MMIC后道的工艺难题。

公开(公告)号：CN101989838B

公开(公告)日：2012-06-27

申请号：CN200910090349.8

申请日：2009-08-05

Applicant: 中国科学院微电子研究所

Inventor： 陈高鹏 ,  吴旦昱 ,  苏永波 ,  金智 ,  刘新宇

IPC: H03F1/56 ,  H01L27/06

Abstract: 本发明公开了一种应用于InP DHBT W波段功率放大器单片集成电路的稳定网络结构，该结构由并联在InP DHBT器件集电极端的电阻-扇形电容串联网络构成，其中，电阻的一端连接于InP DHBT器件的集电极端，另一端连接于扇形电容的圆心，电阻与扇形电容串联连接。利用本发明，在实际应用中与InP DHBT半导体工艺完全兼容，可以在很宽的带宽内有效消除功率放大器的低频不稳定性，从而可以有效抑制在W波段功率放大器中常见的低频振荡，提高了W波段功率放大器的稳定性和宽带性能，同时该稳定网络对电路的整体增益影响极小，能够获得高增益的功率放大器性能。

公开(公告)号：CN115440826A

公开(公告)日：2022-12-06

申请号：CN202211153541.9

申请日：2022-09-21

Applicant: 中国科学院微电子研究所

Inventor： 穆成星 ,  周静涛 ,  金智 ,  苏永波 ,  韩超 ,  蒋文静 ,  刘志成 ,  武楠

IPC: H01L29/872 ,  H01L29/06 ,  H01L29/32 ,  H01L29/36 ,  H01L21/329

Abstract: 本发明公开了一种肖特基二极管的制造方法，涉及二极管技术领域，用于减小肖特基结与N型轻掺杂层之间的接触面积，降低肖特基接触部分的结电容，进而提高肖特基二极管的器件耐压特性，降低肖特基二极管在超高频的工作环境下击穿的风险。所述肖特基二极管的制造方法包括：提供一半导体基底。半导体基底包括衬底、N型重掺杂层和N型轻掺杂层。沿远离衬底的方向，N型重掺杂层和N型轻掺杂层依次层叠设置在衬底的一侧。在部分N型轻掺杂层上形成肖特基接触层，以获得肖特基结。在肖特基接触层的掩膜作用下，至少对部分N型轻掺杂层进行回刻处理和钻刻处理，以至少使得N型轻掺杂层与肖特基接触层接触的部分的侧壁相对于肖特基接触层的侧壁向内凹入。

公开(公告)号：CN115207086A

公开(公告)日：2022-10-18

申请号：CN202210796961.2

申请日：2022-07-05

Applicant: 中国科学院微电子研究所

Inventor： 汪宁 ,  苏永波 ,  王大海 ,  王鑫华 ,  周静涛

IPC: H01L29/06 ,  H01L29/10 ,  H01L29/423 ,  H01L29/778 ,  H01L21/28 ,  H01L21/335

Abstract: 本发明公开提供了一种磷化铟高电子迁移率晶体管，该磷化铟高电子迁移率晶体管自下而上包括：磷化铟衬底，缓冲层，平面掺杂层，沟道层，掺杂界面控制层，高掺杂半导体层，窄带隙欧姆接触层；其中，栅槽结构贯通设置于掺杂界面控制层、高掺杂半导体层和窄带隙欧姆接触层中，栅槽结构的底部高于掺杂界面控制层的下表面；栅槽结构内表面设有高K栅介质，高K栅介质上设有栅金属电极；掺杂界面控制层用于将沟道层与高K栅介质物理隔离。本发明公开的磷化铟高电子迁移率晶体管中通过设置平面掺杂层、掺杂界面控制层，提高了沟道层中的载流子浓度，从而提高了器件的驱动电流。