-
公开(公告)号：CN110517948B
公开(公告)日：2021-12-21
申请号：CN201910683597.7
申请日：2019-07-26
Applicant: 中国科学院微电子研究所
IPC: H01L21/02
Abstract: 本发明涉及一种硅衬底上外延InP半导体的方法及制得的半导体器件。该方法包括下列步骤：在硅基半导体上依次沉积SiO2和Al2O3介质层；在所述SiO2和Al2O3介质层上刻蚀出介质槽；以所述SiO2和Al2O3介质层为掩模，干法刻蚀所述硅基半导体，形成硅的V型槽；腐蚀去掉所述Al2O3介质层；在所述硅的V型槽上采用选区外延的方法低温生长GaAs层；在所述GaAs层上低温生长InxGayP层；在所述InxGayP层上低温生长InP层；在所述低温生长的InP层上高温生长InP层。本发明能有效减少InP外延缺陷，提高材料质量。
-
公开(公告)号：CN114485965A
公开(公告)日：2022-05-13
申请号：CN202011260566.X
申请日：2020-11-12
Applicant: 中国科学院微电子研究所
Abstract: FeSe超导纳米线及其制备方法，FeSe超导纳米线包括：钛酸锶衬底，钛酸锶衬底上表面经刻蚀形成凸起的弓字形钛酸锶纳米线以及与弓字形钛酸锶纳米线相连的多个用于测试的电极；FeSe外延层，覆盖于钛酸锶衬底上表面，其中，位于弓字形钛酸锶纳米线顶部的FeSe外延层用于形成弓字形FeSe纳米线，位于电极顶部的FeSe外延层用于形成探针结构；FeTe外延层，覆盖于FeSe外延层上表面；介质保护层，覆盖于FeSe外延层的侧壁及FeTe外延层上表面与侧壁。本发明提供的FeSe超导纳米线的制备方法可以提高FeSe超导纳米线的稳定性和使用寿命，降低超导纳米线单光子探测器的制冷成本，并使超导纳米线单光子探测器可应用于高温领域。
-
-
公开(公告)号：CN110890272A
公开(公告)日：2020-03-17
申请号：CN201911163490.6
申请日：2019-11-22
Applicant: 中国科学院微电子研究所
Abstract: 本发明提供了一种氧化铪基铁电薄膜的制备工艺，通过与现行半导体技术相兼容的工艺制备具有铁电性的氧化铪基薄膜，氧化铪基薄膜通过沉积系统沉积在衬底上，然后沉积无机非金属材料薄膜作为氧化铪基薄膜退火前的顶部覆盖层，经快速热退火后，采用腐蚀或者刻蚀工艺去除顶部覆盖层，从而获得具有铁电特性的氧化铪基薄膜。采用无机非金属材料薄膜作为覆盖层，所述无机非金属材料覆盖层典型物质为氧化硅，氮化硅和氧化铝中的一种或几种的组合，铁电薄膜为氧化铪基薄膜。可以应用于半导体器件相关铁电电容器以及铁电存储器、负电容晶体管等器件，可以有效的改善铁电薄膜的工艺兼容性，改善薄膜的剩余极化性能，从而拓展氧化铪基铁电薄膜的应用。
-
公开(公告)号：CN110600414A
公开(公告)日：2019-12-20
申请号：CN201910708994.5
申请日：2019-08-01
Applicant: 中国科学院微电子研究所
IPC: H01L21/68 , H01L21/762
Abstract: 本申请提供一种晶圆异构对准方法及装置，通过在硅基CMOS晶圆上的预设位置刻蚀第一对准标记背孔，在化合物半导体晶圆衬底背面刻蚀第二对准标记背孔，所述第二对准标记与所述第一对准标记的形状相同且相互嵌套，然后将所述化合物半导体晶圆倒扣放置于所述硅基CMOS晶圆之上，利用光刻机背面光刻原理，将所述第一对准标记和所述第二对准标记对准，以实现两个晶圆片正面图形区域对准，本申请通过简单的光刻机背面光刻原理，通过两个晶圆上背孔间的对准，实现了CMOS芯片和化合物半导体材料晶圆级的高效、高精度对准，有效的减少了化合物半导体材料的浪费和损耗。
-
Patent Agency Ranking
公开(公告)号：CN110517948A
公开(公告)日：2019-11-29
申请号：CN201910683597.7
申请日：2019-07-26
Applicant: 中国科学院微电子研究所
IPC: H01L21/02
Abstract: 本发明涉及一种硅衬底上外延InP半导体的方法及制得的半导体器件。该方法包括下列步骤：在硅基半导体上依次沉积SiO2和Al2O3介质层；在所述SiO2和Al2O3介质层上刻蚀出介质槽；以所述SiO2和Al2O3介质层为掩模，干法刻蚀所述硅基半导体，形成硅的V型槽；腐蚀去掉所述Al2O3介质层；在所述硅的V型槽上采用选区外延的方法低温生长GaAs层；在所述GaAs层上低温生长InxGayP层；在所述InxGayP层上低温生长InP层；在所述低温生长的InP层上高温生长InP层。本发明能有效减少InP外延缺陷，提高材料质量。
-
-
公开(公告)号：CN112434482A
公开(公告)日：2021-03-02
申请号：CN202011377121.X
申请日：2020-11-30
Applicant: 中国科学院微电子研究所
IPC: G06F30/367
Abstract: 一种用于构建CNTFET小信号模型的电路结构及参数提取方法。电路结构包括：寄生部分与本征部分；所述寄生部分包括寄生电容，寄生电感以及寄生电阻；本征部分通过寄生电阻与寄生部分相连接，本征部分包括：本征电流源Ids；栅源极间本征电容Cgs，栅漏极间本征电容Cgd以及源漏极间本征电容Cds；栅源极间本征电阻Ri，栅漏极间本征电阻Rgd，源漏极间本征电阻Rds以及栅漏极间漏电电阻Rgdi；栅极电阻Rg1，栅极电阻Rg2以及栅极电容Cg，所述栅极电阻Rg2与所述栅极电容Cg形成第一串联结构，所述第一串联结构与所述栅极电阻Rg1并联形成第一并联结构。本发明可以提高CNTFET的小信号模型的精度。
-
公开(公告)号：CN112117376A
公开(公告)日：2020-12-22
申请号：CN202011019119.5
申请日：2020-09-24
Applicant: 中国科学院微电子研究所
Abstract: 本发明公开了一种超导纳米线结构及其制备方法，其中，本发明利用自下而上的方式，采用侧墙技术，提供了一种超导纳米线结构的制备方法，包括：在衬底上沉积牺牲层，去除部分牺牲层，形成具有预设间距的多个剩余部分牺牲层；在每个剩余部分牺牲层表面和去除部分牺牲层的衬底表面沉积隔离介质层，去除部分隔离介质层，形成具有预设间距的多个剩余部分隔离介质层；通过腐蚀方法去除多个剩余部分牺牲层；清洗衬底表面，在衬底表面外延超导纳米线，获得超导纳米线结构。
-
公开(公告)号：CN112038406B
公开(公告)日：2023-12-12
申请号：CN202010891911.3
申请日：2020-08-28
Applicant: 中国科学院微电子研究所
Abstract: 一种具有铁电背栅的二维材料双栅场效应器件，包括：绝缘衬底(100)，背部栅电极(200)，形成于绝缘衬底(100)上，铁电介质层(300)，形成于背部栅电极(200)上，以及，绝缘衬底(100)未被背部栅电极(200)覆盖的表面上，二维材料沟道(400)，形成于铁电介质层(300)上，漏电极上，并且位于二维材料沟道(400)的两侧，顶部常规栅介质层(600)，形成于二维材料沟道(400)以及漏电极(501)、源电极(502)的表面上，顶部栅电极(700)，形成于顶部常规栅介质层(600)上。该器件结构可以实现将存储和计算集成在一个晶体管，具有功耗低、占用面积小，可推广性强的优点。(501)和源电极(502)，形成于铁电介质层(300)
-
-
-
-
-
-
-
-
-
Search Results
13
records
(took 0.022 seconds)
