公开(公告)号：CN114759093A

公开(公告)日：2022-07-15

申请号：CN202210380955.9

申请日：2022-04-11

Applicant: 东南大学 ,  东南大学—无锡集成电路技术研究所

Inventor： 刘斯扬 ,  卢丽 ,  郑贵强 ,  余仲轩 ,  孙伟锋 ,  时龙兴

IPC: H01L29/78 ,  H01L21/336 ,  H01L29/06

Abstract: 本发明是一种低导通电阻的双栅横向双扩散金属氧化物半导体器件，在P型体区(11)内设有N型源区(12)、P型源区(13)和沟槽多晶硅栅极(8)，所述沟槽多晶硅栅极(8)位于N型源区(12)内，沟槽多晶硅栅极向下延伸至高压N型区(2)并且沟槽底部向N型漏区(4)方向延伸一定长度形成L型沟槽栅结构。本发明器件通过改变沟槽栅的电流路径，克服了传统结构中平面栅电流对沟槽栅电流的“挤压效应”。此外，延展至漂移区体内的沟槽栅上表面形成的电子积累层，进一步增加了电流密度。而且，由于延展至体内的沟槽栅极远离器件表面，未引入新的电场峰值，从而可实现同等击穿电压下更高的电流密度。

公开(公告)号：CN116417347A

公开(公告)日：2023-07-11

申请号：CN202111682019.5

申请日：2021-12-31

Applicant: 无锡华润上华科技有限公司 ,  东南大学

Inventor： 林峰 ,  许超奇 ,  陈淑娴 ,  李春旭 ,  卢丽 ,  刘斯扬 ,  孙伟锋

IPC: H01L21/336 ,  H01L29/78 ,  H01L29/40

Abstract: 本发明提供了一种具有结型场板的DMOS器件及其制造方法，漏区在半导体基底的表面，源区在第一沟槽的底部的半导体基底中，栅极在第一沟槽的底部，由此实现了纵向耐压，可以缩小整个器件的尺寸，降低导通电阻，极大的优化了耐压和导通电阻的关系。结型场板使得降低表面电阻的效果得到了提升，同时DMOS器件中的沟槽深度可以减小，从而减小了器件的深宽比，进而提高了提升耐压档位的可行性。所述DMOS器件中的源区和漏区均在同一表面引出，从而可以兼容CMOS器件的制造工艺。第二掺杂多晶硅层包括导电类型不同的第一子掺杂层和第二子掺杂层，由此，在N型栅极的情况下，P型掺杂层也能够直接连接栅极电位，提高了结型场板的功效。

公开(公告)号：CN112993021B

公开(公告)日：2023-07-07

申请号：CN201911310548.5

申请日：2019-12-18

Applicant: 东南大学 ,  无锡华润上华科技有限公司

Inventor： 魏家行 ,  王琪朝 ,  肖魁 ,  王德进 ,  卢丽 ,  杨玲 ,  叶然 ,  刘斯扬 ,  孙伟锋 ,  时龙兴

IPC: H01L29/423 ,  H01L29/78

Abstract: 本发明涉及一种横向双扩散金属氧化物半导体场效应管，包括：沟槽栅极，包括沟槽内的下部和沟槽外的上部，下部在导电沟道宽度方向上的长度小于上部，下部伸入体区且小于体区的深度；绝缘结构，设于漏极区和沟槽栅极之间并向下伸入漂移区，绝缘结构的深度小于漂移区，绝缘结构在漂移区内的深度大于场氧层在漂移区内的深度，绝缘结构在导电沟道宽度方向上的长度小于漂移区，绝缘结构两侧的表面形成有场氧层，上部延伸至场氧层上。本发明的导电沟道为在漂移区和体区中围绕绝缘结构和沟槽栅极设置的立体化结构。因此器件导通时的电流通路得到了扩展，能够大幅降低导通电阻。且绝缘结构可以有效提高器件的耐压性能，并起到辅助耗尽的作用。

公开(公告)号：CN113113495A

公开(公告)日：2021-07-13

申请号：CN202110389306.0

申请日：2021-04-12

Applicant: 东南大学

Inventor： 孙伟锋 ,  卢丽 ,  殷智博 ,  桑远昌 ,  刘斯扬 ,  时龙兴

IPC: H01L29/78 ,  H01L29/417

Abstract: 本发明是一种具有交错槽栅结构的横向双扩散金属氧化物半导体器件，在P型体区(11)内设有N型源区(12)、第一P型源区(13A)、第一P型源区(13B)和沟槽多晶硅栅极(8C)，所述沟槽多晶硅栅极(8C)位于N型源区(12)内，沟槽多晶硅栅极(8C)的槽底延伸至高压N型区(2)，在N型源区(12)、第一P型源区(13A)和第二P型源区(13B)上分别设有第一源极金属接触(9A)、第二源极金属接触(9B)。本发明结构与传统LDMOS器件相比，可以实现在相同击穿电压下，更低的特征导通电阻。

公开(公告)号：CN112993034A

公开(公告)日：2021-06-18

申请号：CN201911312979.5

申请日：2019-12-18

Applicant: 东南大学 ,  无锡华润上华科技有限公司

Inventor： 刘斯扬 ,  卢丽 ,  肖魁 ,  林峰 ,  叶然 ,  孙伟锋 ,  时龙兴

IPC: H01L29/78 ,  H01L21/336 ,  H01L29/06

Abstract: 本发明涉及一种横向双扩散金属氧化物半导体场效应管，包括：衬底；漂移区，设于所述衬底上；漏极区，设于所述漂移区中；体区，设于所述衬底上；源极区，设于所述体区中；平面栅结构，设于所述体区上；槽栅结构，从所述体区的顶部向下方延伸；体轻掺杂区，设于所述体区中且紧贴所述槽栅结构的侧壁设置，所述体轻掺杂区的掺杂浓度小于周围的体区的掺杂浓度、且与所述体区位于平面栅结构下方的上表面区域的掺杂浓度趋于一致。本发明通过设置与体区位于平面栅结构下方的上表面区域的掺杂浓度趋于一致的体轻掺杂区，从而使平面栅的阈值电压与槽栅的阈值电压趋于一致。

公开(公告)号：CN119230551A

公开(公告)日：2024-12-31

申请号：CN202310794902.6

申请日：2023-06-29

Applicant: 东南大学 ,  无锡华润上华科技有限公司

Inventor： 林峰 ,  许超奇 ,  陈淑娴 ,  孙伟锋 ,  刘斯扬 ,  卢丽

IPC: H01L27/092 ,  H01L29/78 ,  H01L29/06 ,  H01L21/8238

Abstract: 本发明涉及一种集成纵向器件的SOI半导体结构及其制造方法，所述方法包括：获取晶圆，晶圆包括衬底、衬底上的掩埋介质区及掩埋介质区上的顶部半导体层；图案化晶圆，将纵向器件区的衬底露出；在纵向器件区的侧面形成第一绝缘隔离部；在纵向器件区外延形成第一导电类型区；通过CMOS工艺在第一器件区形成CMOS器件主体、在纵向器件区形成第一阱区和第一源极区；第一阱区形成于第一导电类型区中，第一源极区形成于第一阱区中；在衬底的底部形成第一漏极区。本发明第二导电类型的耗尽区能够优化纵向器件的电场，使该耗尽区的面积减小，缩小芯片面积。

公开(公告)号：CN111426927B

公开(公告)日：2022-06-21

申请号：CN201811583501.1

申请日：2018-12-24

Applicant: 东南大学 ,  无锡华润上华科技有限公司

Inventor： 刘斯扬 ,  李智超 ,  叶然 ,  卢丽 ,  孙伟锋 ,  苏巍 ,  马书嫏 ,  华晓春 ,  顾力晖 ,  林峰

IPC: G01R31/26

Abstract: 本发明涉及一种功率半导体器件动态电学应力施加装置，包括：信号发生器、光耦保护模块、栅脉冲驱动模块、高压控制模块和所述n个被测功率半导体器件，其中，所述信号发生器、所述光耦保护模块、所述栅脉冲驱动模块依次串接至所述n个被测功率半导体器件栅极，所述高压控制模块与所述n个被测功率半导体器件漏极相连，所述n个被测功率半导体器件源级接地。本发明还涉及一种功率半导体器件动态电学应力测试方法。本发明能够同时完成对一个或多个被测功率半导体器件进行动态电学应力的施加，通过光耦保护模块实现了信号发生器与高压电路的光电隔离，方便对被测功率半导体器件退化参数的监测，提高了动态电学应力条件下热载流子可靠性测试的效率。

公开(公告)号：CN112993021A

公开(公告)日：2021-06-18

申请号：CN201911310548.5

申请日：2019-12-18

Applicant: 东南大学 ,  无锡华润上华科技有限公司

Inventor： 魏家行 ,  王琪朝 ,  肖魁 ,  王德进 ,  卢丽 ,  杨玲 ,  叶然 ,  刘斯扬 ,  孙伟锋 ,  时龙兴

IPC: H01L29/423 ,  H01L29/78

Abstract: 本发明涉及一种横向双扩散金属氧化物半导体场效应管，包括：沟槽栅极，包括沟槽内的下部和沟槽外的上部，下部在导电沟道宽度方向上的长度小于上部，下部伸入体区且小于体区的深度；绝缘结构，设于漏极区和沟槽栅极之间并向下伸入漂移区，绝缘结构的深度小于漂移区，绝缘结构在漂移区内的深度大于场氧层在漂移区内的深度，绝缘结构在导电沟道宽度方向上的长度小于漂移区，绝缘结构两侧的表面形成有场氧层，上部延伸至场氧层上。本发明的导电沟道为在漂移区和体区中围绕绝缘结构和沟槽栅极设置的立体化结构。因此器件导通时的电流通路得到了扩展，能够大幅降低导通电阻。且绝缘结构可以有效提高器件的耐压性能，并起到辅助耗尽的作用。

公开(公告)号：CN111354777A

公开(公告)日：2020-06-30

申请号：CN201811585004.5

申请日：2018-12-24

Applicant: 东南大学 ,  无锡华润上华科技有限公司

Inventor： 刘斯扬 ,  张弛 ,  肖魁 ,  孙贵鹏 ,  王德进 ,  魏家行 ,  卢丽 ,  孙伟锋 ,  陆生礼

IPC: H01L29/06 ,  H01L29/10 ,  H01L29/778

Abstract: 本发明涉及一种低导通电阻的异质结半导体器件，包括：金属漏电极，衬底，缓冲层，缓冲层内设有电流阻挡层，在缓冲层上设有栅极结构，所述栅极结构包括金属栅电极，GaN柱，AlGaN层，所述金属栅电极上方设有金属源电极，所述电流阻挡层包括多级电流阻挡层且各层的对称中心共线，各级电流阻挡层环形内口自上而下逐级减小，有效限制了峰值电场并使其远离沟道，保证了器件耐压能力，同时减少了电流损失，AlGaN层和GaN柱在缓冲层上方呈蜂窝状分布，产生多段沟道电流，有效提高了电流能力，使得器件在导通时获得更高的开态电流，从而降低了器件的导通电阻。

公开(公告)号：CN110808287B

公开(公告)日：2023-10-17

申请号：CN201911058197.3

申请日：2019-10-31

Applicant: 东南大学

Inventor： 刘斯扬 ,  杨玲 ,  叶然 ,  卢丽 ,  王琪朝 ,  孙伟锋 ,  时龙兴

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/336

Abstract: 一种优品质因数横向双扩散金属氧化物半导体器件，包括：P型衬底，在P型衬底的上方设有N型区，在N型区的上方有P型体区和N型漂移区，在P型体区内设有N型源区和P型区，在N型漂移区内设有N型漏区，在N型漏区、N型源区和P型区上设有金属接触，在N型区的上方设有栅氧化层，在栅氧化层上方覆盖有多晶硅栅场板，在栅氧化层和N型漏区之间设有场氧层，在场氧层上方设有源级场板，其特征在于，所述源级场板由一排相互间隔排列且相抵的低位源级场板和高位源级场板组成，高位源级场板与N型漂移区之间的距离大于低位源级场板与N型漂移区之间的距离。本发明可在击穿电压基本不变的基础上，获得较优的品质因数。