-
公开(公告)号：CN115668510A
公开(公告)日：2023-01-31
申请号：CN202080101331.8
申请日：2020-05-29
Applicant: 三菱电机株式会社
Abstract: 通过抑制在场效应晶体管的体二极管中产生大电流，抑制元件特性的变动。碳化硅半导体装置具备：碳化硅半导体基板；半导体层，形成于碳化硅半导体基板的上表面；以及背面电极，形成于碳化硅半导体基板的下表面，将电阻率是第1值的区域设为第1电阻区域，将电阻率是比第1值大的第2值的区域设为第2电阻区域，第2电阻区域是在俯视时跨越活性区域与终端区域之间的边界即区域边界的区域。
-
公开(公告)号：CN109155239B
公开(公告)日：2023-04-21
申请号：CN201780029769.8
申请日：2017-05-09
Applicant: 三菱电机株式会社
IPC: H01L21/20 , C30B29/36 , H01L21/205 , H01L21/336 , H01L29/12 , H01L29/78
Abstract: 本发明涉及碳化硅外延基板及碳化硅半导体装置。外延基板(3)具备：由碳化硅形成的单晶基板(10)和在其上形成的由碳化硅形成的外延层(4)。外延层(4)具备：在单晶基板(10)上形成的第1外延层(41)、在第1外延层(41)上形成的第2外延层(42)、和在第2外延层(42)上形成的第3外延层(43)，第1外延层(41)中的基底面位错的转换率不到95％，第2外延层(42)中的基底面位错的转换率比98％大。
-
公开(公告)号：CN110462112B
公开(公告)日：2022-03-22
申请号：CN201880019618.9
申请日：2018-02-20
Applicant: 三菱电机株式会社 , 国立大学法人名古屋大学
IPC: C30B29/36 , C30B19/04 , C30B25/20 , H01L21/205 , H01L21/208 , H01L21/329 , H01L29/861 , H01L29/868
Abstract: 本发明的目的在于提供不污染加工装置的低缺陷密度的碳化硅基板、和使用有该碳化硅基板的碳化硅半导体装置。本发明涉及的碳化硅基板(10)是具备基板内侧部(11)、和包围基板内侧部(11)的基板外侧部(12)的碳化硅基板(10)，基板内侧部(11)的非掺杂剂金属杂质浓度为1×1016cm‑3以上，基板外侧部(12)中至少表面侧的区域是非掺杂剂金属杂质浓度不到1×1016cm‑3的基板表面区域(13)。
-
公开(公告)号：CN104078331A
公开(公告)日：2014-10-01
申请号：CN201410112911.3
申请日：2014-03-25
Applicant: 三菱电机株式会社
CPC classification number: C30B25/20 , C30B29/36 , C30B29/68 , Y10T428/24331 , Y10T428/24612
Abstract: 本发明可得到能够减少晶体缺陷的单晶4H-SiC衬底及其制造方法。准备具有平坦性的4H-SiC体材料单晶衬底（1）。在4H-SiC体材料单晶衬底（1）上外延生长具有凹部（2）的单晶4H-SiC层（3）。单晶4H-SiC层（3）的膜厚为X[μm]时，凹部（2）的直径Y[μm]是0.2×X[μm]以上、2×X[μm]以下，且凹部（2）的深度Z[nm]是0.95×X[μm]+0.5[nm]以上、10×X[μm]以下。
-
公开(公告)号：CN116057712B
公开(公告)日：2024-11-05
申请号：CN202080102138.6
申请日：2020-06-24
Applicant: 三菱电机株式会社
IPC: H01L29/78
Abstract: 本公开涉及使用超级结构造的半导体装置，具备：第1导电类型的半导体基体；柱体部，具有在所述半导体基体上以向所述半导体基体的厚度方向突出的方式设置的第1导电类型的多个第1柱体以及第2导电类型的多个第2柱体；第1导电类型或者第2导电类型的柱体周边部，设置于所述柱体部的周围；以及半导体元件，将所述柱体部设置为活性区域，所述多个第1以及第2柱体具有条纹状的俯视时形状，在与各自的长度方向正交的柱体宽度方向上以并列的方式交替排列。
-
Patent Agency Ranking
公开(公告)号：CN116137935B
公开(公告)日：2024-11-01
申请号：CN202080104747.5
申请日：2020-08-11
Applicant: 三菱电机株式会社
Abstract: 碳化硅层(SL)在面内方向上具有活性区域(100)和配置于活性区域(100)的外周的外周区域(200)。多个第1阱区域(30)配置于活性区域(100)。第2阱区域(31)配置于外周区域(200)。多个欧姆电极(70)设置于碳化硅层(SL)的第2面上，与源极电极(80)连接，与多个第1阱区域(30)电欧姆连接，具有与碳化硅层(SL)的第2面中的具有第2导电类型的部分欧姆接触的多个面区域。活性区域(100)包括标准区域部(102)和标准区域部(102)与外周区域(200)之间的稀疏区域部(101)。稀疏区域部(101)相比于标准区域部(102)，俯视时的多个面区域的面密度更低。
-
公开(公告)号：CN116137935A
公开(公告)日：2023-05-19
申请号：CN202080104747.5
申请日：2020-08-11
Applicant: 三菱电机株式会社
IPC: H01L29/06
Abstract: 碳化硅层(SL)在面内方向上具有活性区域(100)和配置于活性区域(100)的外周的外周区域(200)。多个第1阱区域(30)配置于活性区域(100)。第2阱区域(31)配置于外周区域(200)。多个欧姆电极(70)设置于碳化硅层(SL)的第2面上，与源极电极(80)连接，与多个第1阱区域(30)电欧姆连接，具有与碳化硅层(SL)的第2面中的具有第2导电类型的部分欧姆接触的多个面区域。活性区域(100)包括标准区域部(102)和标准区域部(102)与外周区域(200)之间的稀疏区域部(101)。稀疏区域部(101)相比于标准区域部(102)，俯视时的多个面区域的面密度更低。
-
公开(公告)号：CN109155239A
公开(公告)日：2019-01-04
申请号：CN201780029769.8
申请日：2017-05-09
Applicant: 三菱电机株式会社
IPC: H01L21/20 , C30B29/36 , H01L21/205 , H01L21/336 , H01L29/12 , H01L29/78
Abstract: 本发明涉及碳化硅外延基板及碳化硅半导体装置。外延基板(3)具备：由碳化硅形成的单晶基板(10)和在其上形成的由碳化硅形成的外延层(4)。外延层(4)具备：在单晶基板(10)上形成的第1外延层(41)、在第1外延层(41)上形成的第2外延层(42)、和在第2外延层(42)上形成的第3外延层(43)，第1外延层(41)中的基底面位错的转换率不到95％，第2外延层(42)中的基底面位错的转换率比98％大。
-
公开(公告)号：CN116057712A
公开(公告)日：2023-05-02
申请号：CN202080102138.6
申请日：2020-06-24
Applicant: 三菱电机株式会社
IPC: H01L29/78
Abstract: 本公开涉及使用超级结构造的半导体装置，具备：第1导电类型的半导体基体；柱体部，具有在所述半导体基体上以向所述半导体基体的厚度方向突出的方式设置的第1导电类型的多个第1柱体以及第2导电类型的多个第2柱体；第1导电类型或者第2导电类型的柱体周边部，设置于所述柱体部的周围；以及半导体元件，将所述柱体部设置为活性区域，所述多个第1以及第2柱体具有条纹状的俯视时形状，在与各自的长度方向正交的柱体宽度方向上以并列的方式交替排列。
-
公开(公告)号：CN115004342A
公开(公告)日：2022-09-02
申请号：CN202080094157.9
申请日：2020-01-27
Applicant: 三菱电机株式会社
IPC: H01L21/336 , H01L29/78 , H01L21/205 , H01L21/265 , H01L29/06 , H01L29/12 , H01L29/861 , H01L29/868
Abstract: 本公开的目的在于提供一种生产性优良且抑制在体二极管中流过大电流时的特性劣化的碳化硅半导体装置。包括SiC基板(10)、缓冲层(11)以及漂移层(12)的构造体在俯视时被划分成在对SiC‑MOSFET(101)施加电压时流过电流的活性区域(13)和比活性区域(13)更靠外周侧的耐压保持区域(14)，活性区域(13)在俯视时被划分成中央部的第1活性区域(15)、和第1活性区域(15)与耐压保持区域(14)之间的第2活性区域(16)。第2活性区域(16)以及耐压保持区域(14)中的少数载流子的寿命比第1活性区域(13)中的少数载流子的寿命短。
-
-
-
-
-
-
-
-
-
Search Results
16
records
(took 0.03 seconds)
