公开(公告)号：CN110663099B

公开(公告)日：2023-06-02

申请号：CN201880031043.2

申请日：2018-01-18

Applicant: 三菱电机株式会社

Inventor： 三谷阳一郎 ,  木村泰广 ,  大野彰仁

IPC: H01L21/205 ,  C30B29/36 ,  H01L21/20

Abstract: 本发明的目的在于提高SiC外延晶片的器件成品率。SiC外延晶片11具备作为SiC外延层的漂移层2。漂移层2的膜厚为18μm以上且350μm以下，算术平均粗糙度为0.60nm以上且3.00nm以下，杂质浓度为1×1014/cm3以上且5×1015/cm3以下。

公开(公告)号：CN110517946A

公开(公告)日：2019-11-29

申请号：CN201910407416.8

申请日：2019-05-16

Applicant: 三菱电机株式会社

Inventor： 木村泰广

IPC: H01L21/02 ,  H01L21/66

Abstract: 得到能够防止成品率降低和器件不良的SiC衬底的制造方法。对SiC衬底(1)进行CMP处理。在CMP处理后对SiC衬底(1)的表面的图像进行拍摄而对刮痕进行检测。在图像中对比度值大于或等于阈值的刮痕成为外延缺陷的起点。将SiC衬底(1)的直径设为D，将在SiC衬底(1)之上形成的器件芯片的长边的长度设为A，将能够允许的由刮痕引起的器件不良率设为F，在具有大于或等于阈值的对比度值的刮痕的长度L小于或等于π(D/2)2/A×F/100的情况下将所述SiC衬底(1)判定为合格品。

公开(公告)号：CN110494600A

公开(公告)日：2019-11-22

申请号：CN201780089179.4

申请日：2017-04-06

Applicant: 三菱电机株式会社

Inventor： 滨野健一 ,  大野彰仁 ,  沟部卓真 ,  木村泰广 ,  三谷阳一郎

IPC: C30B29/36

Abstract: SiC衬底(1)具有偏角θ(°)。在SiC衬底(1)之上形成有膜厚Tm(μm)的SiC外延层(2)。在SiC外延层(2)的表面形成有三角缺陷(3)。将三角缺陷(3)中的向着衬底偏角方向的长度大于或等于Tm/Tanθ×0.9的三角缺陷的密度设为A，向着衬底偏角方向的长度比Tm/Tanθ×0.9短的三角缺陷的密度设为B，满足B/A≤0.5。

公开(公告)号：CN118817710A

公开(公告)日：2024-10-22

申请号：CN202410433476.8

申请日：2024-04-11

Applicant: 三菱电机株式会社

Inventor： 中村卓誉 ,  大木博文 ,  木村泰广 ,  香月真一郎

IPC: G01N21/95 ,  H01L21/67 ,  H01L21/66

Abstract: 本发明提供缩短微管缺陷的检测时间的半导体检查装置。半导体检查装置包括缺陷检测部(2)及控制部(4)。缺陷检测部(2)对具有第1主面(6A)和第2主面(6B)且包括向预定的方向以偏离角倾斜的SiC晶体的半导体晶片，检查第1主面(6A)来检测第1主面(6A)所包含的晶体缺陷即第1缺陷(7A)，检查第2主面(6B)来检测第2主面(6B)所包含的晶体缺陷即第2缺陷(7B)。控制部(4)在由缺陷检测部(2)检测第2缺陷(7B)时以对半导体晶片的第(2)主面(6B)的一部分区域即检查区域进行检查的方式控制缺陷检测部(2)。该检查区域基于第1缺陷(7A)的检测位置、半导体晶片的厚度(T)及偏离角(θ)决定。

公开(公告)号：CN110517946B

公开(公告)日：2022-12-23

申请号：CN201910407416.8

申请日：2019-05-16

Applicant: 三菱电机株式会社

Inventor： 木村泰广

IPC: H01L21/02 ,  H01L21/66

Abstract: 得到能够防止成品率降低和器件不良的SiC衬底的制造方法。对SiC衬底(1)进行CMP处理。在CMP处理后对SiC衬底(1)的表面的图像进行拍摄而对刮痕进行检测。在图像中对比度值大于或等于阈值的刮痕成为外延缺陷的起点。将SiC衬底(1)的直径设为D，将在SiC衬底(1)之上形成的器件芯片的长边的长度设为A，将能够允许的由刮痕引起的器件不良率设为F，在具有大于或等于阈值的对比度值的刮痕的长度L小于或等于π(D/2)2/A×F/100的情况下将所述SiC衬底(1)判定为合格品。

公开(公告)号：CN110494600B

公开(公告)日：2022-04-15

申请号：CN201780089179.4

申请日：2017-04-06

Applicant: 三菱电机株式会社

Inventor： 滨野健一 ,  大野彰仁 ,  沟部卓真 ,  木村泰广 ,  三谷阳一郎

IPC: C30B29/36

Abstract: SiC衬底(1)具有偏角θ(°)。在SiC衬底(1)之上形成有膜厚Tm(μm)的SiC外延层(2)。在SiC外延层(2)的表面形成有三角缺陷(3)。将三角缺陷(3)中的向着衬底偏角方向的长度大于或等于Tm/Tanθ×0.9的三角缺陷的密度设为A，向着衬底偏角方向的长度比Tm/Tanθ×0.9短的三角缺陷的密度设为B，满足B/A≤0.5。

公开(公告)号：CN109155239B

公开(公告)日：2023-04-21

申请号：CN201780029769.8

申请日：2017-05-09

Applicant: 三菱电机株式会社

Inventor： 田中贵规 ,  山本茂久 ,  中村勇 ,  木村泰广 ,  中田修平 ,  三谷阳一郎

IPC: H01L21/20 ,  C30B29/36 ,  H01L21/205 ,  H01L21/336 ,  H01L29/12 ,  H01L29/78

Abstract: 本发明涉及碳化硅外延基板及碳化硅半导体装置。外延基板(3)具备：由碳化硅形成的单晶基板(10)和在其上形成的由碳化硅形成的外延层(4)。外延层(4)具备：在单晶基板(10)上形成的第1外延层(41)、在第1外延层(41)上形成的第2外延层(42)、和在第2外延层(42)上形成的第3外延层(43)，第1外延层(41)中的基底面位错的转换率不到95％，第2外延层(42)中的基底面位错的转换率比98％大。

公开(公告)号：CN106435722B

公开(公告)日：2019-11-01

申请号：CN201610638775.0

申请日：2016-08-05

Applicant: 三菱电机株式会社

Inventor： 大野彰仁 ,  酒井雅 ,  三谷阳一郎 ,  山本高裕 ,  木村泰广 ,  沟部卓真 ,  富田信之

IPC: C30B25/20 ,  C30B25/14

Abstract: 得到一种制造方法及制造装置，该制造方法及制造装置能够制造晶体缺陷少的碳化硅外延晶片，而不会损伤生长炉内的部件、晶片托架。将清除气体导入至生长炉(1)内而将附着于生长炉(1)的内壁面的树枝状碳化硅去除。在导入清除气体后，将碳化硅衬底(2)搬入至生长炉(1)内。将工艺气体导入至生长炉(1)内，在碳化硅衬底(2)之上使碳化硅外延层(9)生长而制造碳化硅外延晶片(10)。将具有大于或等于1.6E－4[J]的流体能量的清除气体导入至生长炉(1)内。

公开(公告)号：CN106435722A

公开(公告)日：2017-02-22

申请号：CN201610638775.0

申请日：2016-08-05

Applicant: 三菱电机株式会社

Inventor： 大野彰仁 ,  酒井雅 ,  三谷阳一郎 ,  山本高裕 ,  木村泰广 ,  沟部卓真 ,  富田信之

IPC: C30B25/20 ,  C30B25/14

Abstract: 得到一种制造方法及制造装置，该制造方法及制造装置能够制造晶体缺陷少的碳化硅外延晶片，而不会损伤生长炉内的部件、晶片托架。将清除气体导入至生长炉(1)内而将附着于生长炉气体后，将碳化硅衬底(2)搬入至生长炉(1)内。将工艺气体导入至生长炉(1)内，在碳化硅衬底(2)之上使碳化硅外延层(9)生长而制造碳化硅外延晶片(10)。将具有大于或等于1.6E－4[J]的流体能量的清除气体导入至生长炉(1)内。(1)的内壁面的树枝状碳化硅去除。在导入清除

公开(公告)号：CN118990320A

公开(公告)日：2024-11-22

申请号：CN202410574267.5

申请日：2024-05-10

Applicant: 三菱电机株式会社

Inventor： 大木博文 ,  木村泰广 ,  山本茂久 ,  赤尾真哉

IPC: B24B37/08 ,  H01L21/04 ,  B24B37/28 ,  B24B37/34 ,  B24B27/00 ,  B24B49/00

Abstract: 本发明提供能够在保持了晶片的一方的面的状态下磨削所保持的面的半导体制造装置。半导体制造装置具备：第1主面保持部(1)，在俯视观察时，与晶片(10)的第1主面(10a)的中央部抵接，而保持晶片(10)；和第1磨削部(3)，以在俯视观察时与晶片(10)的中心重叠并沿与第1主面(10a)垂直的方向延伸的旋转轴(9)为中心旋转，与第1主面(10a)的包围中央部的区域亦即外周部抵接而磨削第1主面(10a)的外周部。