-
公开(公告)号:CN1232296A
公开(公告)日:1999-10-20
申请号:CN99101044.2
申请日:1999-01-08
Applicant: 三菱电机株式会社
CPC classification number: H01L27/1104 , H01L27/12 , Y10S257/903
Abstract: 存储单元(1)具备n阱(2)和p阱(3)。字线(9c)在存储单元(1)延伸,将n阱(2)和p阱(3)配置在字线(9c)的延伸方向上。而且,相对于1个存储单元(1)设置1条字线(9c),字线(9c)由金属构成。
-
公开(公告)号:CN1182962A
公开(公告)日:1998-05-27
申请号:CN97109797.6
申请日:1997-05-07
Applicant: 三菱电机株式会社
IPC: H01L29/786 , H01L21/336 , H01L27/11
CPC classification number: H01L29/78609 , H01L27/124 , H01L29/41733 , H01L29/458 , H01L29/66757 , H01L29/78618 , H01L29/78624 , H01L29/78639
Abstract: 提供一种能防止在具有连接导电类型不同的多晶硅层结构的薄膜晶体管中由于杂质扩散引起的不良后果的薄膜晶体管及其制造方法。用多晶硅在第2氧化膜4的表面上整体地形成漏极6、沟道7、源极8。漏极6通过到达衬垫层3(第2多晶半导体层)的上表面而形成的接触孔5连接在衬垫层3上。而且在位于接触孔5(开口部)的底部的衬垫层3上形成硼注入区BR。
-
公开(公告)号:CN1238560A
公开(公告)日:1999-12-15
申请号:CN99102540.7
申请日:1999-02-26
Applicant: 三菱电机株式会社
IPC: H01L23/552 , H01L23/31
CPC classification number: H01L23/556 , H01L23/552 , H01L2924/0002 , H01L2924/1627 , Y10S257/913 , H01L2924/00
Abstract: 为了抑制因热中子引起的软错误,在容纳半导体芯片(2)的模塑封装体(4)的表面上粘贴含有氮化硼的片(6)。
-
公开(公告)号:CN1175090A
公开(公告)日:1998-03-04
申请号:CN97110564.2
申请日:1997-04-18
Applicant: 三菱电机株式会社
CPC classification number: H01L27/11 , H01L23/5226 , H01L27/1108 , H01L2924/0002 , Y10S257/903 , H01L2924/00
Abstract: 在半导体元件中,可在两层以上的多晶硅的层间进行直接连接,可减少工序数目,可得到多晶接点的尺寸不变大的连接结构。为了在半导体元件的三层多晶硅结构中得到层间连接,使第二层多晶硅的膜厚和/或其上的层间绝缘膜的厚度减薄,在三层间进行刻蚀,得到多晶接点。此外将其应用于使用了TET的SRAM。
-
公开(公告)号:CN1154189C
公开(公告)日:2004-06-16
申请号:CN99101044.2
申请日:1999-01-08
Applicant: 三菱电机株式会社
CPC classification number: H01L27/1104 , H01L27/12 , Y10S257/903
Abstract: 存储单元(1)具备n阱(2)和p阱(3)。字线(9c)在存储单元(1)延伸,将n阱(2)和p阱(3)配置在字线(9c)的延伸方向上。而且,相对于1个存储单元(1)设置1条字线(9c),字线(9c)由金属构成。通过使字线为一条,可容易地用金属布线构成字线,降低字线的电阻,由此可抑制字线延迟。
-
公开(公告)号:CN1153302C
公开(公告)日:2004-06-09
申请号:CN97109797.6
申请日:1997-05-07
Applicant: 三菱电机株式会社
IPC: H01L29/786 , H01L21/336 , H01L27/11
CPC classification number: H01L29/78609 , H01L27/124 , H01L29/41733 , H01L29/458 , H01L29/66757 , H01L29/78618 , H01L29/78624 , H01L29/78639
Abstract: 提供一种能防止在具有连接导电类型不同的多晶硅层结构的薄膜晶体管中由于杂质扩散引起的不良后果的薄膜晶体管及其制造方法。用多晶硅在第2氧化膜4的表面上整体地形成漏极6、沟道7、源极8。漏极6通过到达衬垫层3(第2多晶半导体层)的上表面而形成的接触孔5连接在衬垫层3上。而且在位于接触孔5(开口部)的底部的衬垫层3上形成硼注入区BR。
-
公开(公告)号:CN1146045C
公开(公告)日:2004-04-14
申请号:CN97110564.2
申请日:1997-04-18
Applicant: 三菱电机株式会社
CPC classification number: H01L27/11 , H01L23/5226 , H01L27/1108 , H01L2924/0002 , Y10S257/903 , H01L2924/00
Abstract: 在半导体元件中,可在两层以上的多晶硅的层间进行直接连接,可减少工序数目,可得到多晶接点的尺寸不变大的连接结构。为了在半导体元件的三层多晶硅结构中得到层间连接,使第二层多晶硅的膜厚和/或其上的层间绝缘膜的厚度减薄,在三层间进行刻蚀,得到多晶接点。此外将其应用于使用了TFT的SRAM。
-
-
-
-
-
-