集成电路制造方法
    4.
    发明授权

    公开(公告)号:CN100492613C

    公开(公告)日:2009-05-27

    申请号:CN200710091790.9

    申请日:2007-04-11

    CPC classification number: H01L31/18

    Abstract: 在对光检测器的上部结构层进行蚀刻时需要提高受光部面的平坦性。本发明提供一种集成电路的制造方法,其在层叠于基板上的基底层、受光部衬垫、上部结构层形成开口部分,该制造方法包括:受光部衬垫蚀刻工序,根据所述上部结构层与所述受光部衬垫的选择比高的蚀刻条件,对所述上部结构层与所述受光部衬垫进行蚀刻;和基底层蚀刻工序,在所述受光部衬垫蚀刻工序后,切换为所述受光部衬垫与所述基底层的选择比高的蚀刻条件,对所述受光部衬垫及所述基底层进行蚀刻。由此,可以实现开口部分底面的平坦性的提高,可以提高受光部面内的入射光量的均匀性。

    集成电路制造方法
    7.
    发明公开

    公开(公告)号:CN101064278A

    公开(公告)日:2007-10-31

    申请号:CN200710091790.9

    申请日:2007-04-11

    CPC classification number: H01L31/18

    Abstract: 在对光检测器的上部结构层进行蚀刻时需要提高受光部面的平坦性。本发明提供一种集成电路的制造方法,其在层叠于基板上的基底层、受光部衬垫、上部结构层形成开口部分,该制造方法包括:受光部衬垫蚀刻工序,根据所述上部结构层与所述受光部衬垫的选择比高的蚀刻条件,对所述上部结构层与所述受光部衬垫进行蚀刻;和基底层蚀刻工序,在所述受光部衬垫蚀刻工序后,切换为所述受光部衬垫与所述基底层的选择比高的蚀刻条件,对所述受光部衬垫及所述基底层进行蚀刻。由此,可以实现开口部分底面的平坦性的提高,可以提高受光部面内的入射光量的均匀性。

Patent Agency Ranking