公开(公告)号：CN109524399B

公开(公告)日：2024-03-05

申请号：CN201811082775.2

申请日：2018-09-17

Applicant: 三星电子株式会社

Inventor： 任桐贤 ,  金旲炫 ,  朴训 ,  徐在洪 ,  郑天炯 ,  崔在中

IPC: H10B12/00

Abstract: 本公开提供了半导体存储器件及其制造方法。一种制造半导体存储器件的方法包括：蚀刻基板以形成与基板的有源区交叉的沟槽；在沟槽的底表面和侧表面上形成栅极绝缘层；在栅极绝缘层上形成第一栅电极，该第一栅电极填充沟槽的下部；氧化第一栅电极的顶表面以形成初始阻挡层；氮化初始阻挡层以形成阻挡层；以及在阻挡层上形成第二栅电极，该第二栅电极填充沟槽的上部。

公开(公告)号：CN101034573A

公开(公告)日：2007-09-12

申请号：CN200710085499.0

申请日：2007-03-07

Applicant: 三星电子株式会社

Inventor： 刘东哲 ,  裴丙才 ,  许长垠 ,  林志 ,  任桐贤

IPC: G11B9/14 ,  G11B9/00

CPC classification number: G01R3/00 ,  Y10T29/49151

Abstract: 可以通过以下步骤制造探针阵列：形成布置在牺牲衬底上的探针、在这些探针上形成探针衬底以及去除牺牲衬底。在一个实施例中，可以在牺牲衬底上在行和列的方向上二维地形成第一探针。可以在以行方向布置的第一探针之间形成第二探针，使得该第一和第二探针间的距离小于光刻工艺中的分辨率极限。可以在具有第一探针和第二探针的牺牲衬底上形成探针衬底，并且可以去除该牺牲衬底。

公开(公告)号：CN112117322B

公开(公告)日：2024-07-09

申请号：CN202010112269.4

申请日：2020-02-24

Applicant: 三星电子株式会社

Inventor： 任桐贤 ,  李气范 ,  金旲炫 ,  魏胄滢 ,  尹成美

IPC: H01L29/06 ,  H01L27/146

Abstract: 提供一种半导体器件和一种制造半导体器件的方法，所述半导体器件包括半导体基底：包括限定有源区的沟槽；掩埋介电图案，位于沟槽中；氧化硅层，位于掩埋介电图案与沟槽的内壁之间；以及多晶硅层，位于氧化硅层与沟槽的内壁之间，其中，多晶硅层具有与半导体基底接触的第一表面以及与氧化硅层接触的第二表面，并且其中，第二表面包括均匀分布的多个硅晶粒。

公开(公告)号：CN101034573B

公开(公告)日：2011-04-06

申请号：CN200710085499.0

申请日：2007-03-07

Applicant: 三星电子株式会社

Inventor： 刘东哲 ,  裴丙才 ,  许长垠 ,  林志* ,  任桐贤

IPC: G11B9/14 ,  G11B9/00

CPC classification number: G01R3/00 ,  Y10T29/49151

Abstract: 可以通过以下步骤制造探针阵列：形成布置在牺牲衬底上的探针、在这些探针上形成探针衬底以及去除牺牲衬底。在一个实施例中，可以在牺牲衬底上在行和列的方向上二维地形成第一探针。可以在以行方向布置的第一探针之间形成第二探针，使得该第一和第二探针间的距离小于光刻工艺中的分辨率极限。可以在具有第一探针和第二探针的牺牲衬底上形成探针衬底，并且可以去除该牺牲衬底。

公开(公告)号：CN106233453B

公开(公告)日：2021-08-03

申请号：CN201580020424.7

申请日：2015-02-17

Applicant: 三星电子株式会社

Inventor： 李昌锡 ,  申铉振 ,  朴晟准 ,  任桐贤 ,  朴显 ,  申建旭 ,  李钟鸣 ,  林汉镇

IPC: H01L23/532

Abstract: 示例实施方式涉及布线结构、形成该布线结构的方法以及采用该布线结构的电子装置。该布线结构包括第一导电材料层和在第一导电材料层上与金属层直接接触的纳米晶石墨烯层。

公开(公告)号：CN112117322A

公开(公告)日：2020-12-22

申请号：CN202010112269.4

申请日：2020-02-24

Applicant: 三星电子株式会社

Inventor： 任桐贤 ,  李气范 ,  金旲炫 ,  魏胄滢 ,  尹成美

IPC: H01L29/06 ,  H01L27/146

Abstract: 提供一种半导体器件和一种制造半导体器件的方法，所述半导体器件包括半导体基底：包括限定有源区的沟槽；掩埋介电图案，位于沟槽中；氧化硅层，位于掩埋介电图案与沟槽的内壁之间；以及多晶硅层，位于氧化硅层与沟槽的内壁之间，其中，多晶硅层具有与半导体基底接触的第一表面以及与氧化硅层接触的第二表面，并且其中，第二表面包括均匀分布的多个硅晶粒。

公开(公告)号：CN106233453A

公开(公告)日：2016-12-14

申请号：CN201580020424.7

申请日：2015-02-17

Applicant: 三星电子株式会社

Inventor： 李昌锡 ,  申铉振 ,  朴晟准 ,  任桐贤 ,  朴显 ,  申建旭 ,  李钟鸣 ,  林汉镇

IPC: H01L21/768 ,  C01B31/04

CPC classification number: H01L23/53276 ,  H01L23/53238 ,  H01L23/53252 ,  H01L23/53266 ,  H01L2924/0002 ,  Y02E60/13 ,  H01L2924/00

Abstract: 示例实施方式涉及布线结构、形成该布线结构的方法以及采用该布线结构的电子装置。该布线结构包括第一导电材料层和在第一导电材料层上与金属层直接接触的纳米晶石墨烯层。

公开(公告)号：CN114597211A

公开(公告)日：2022-06-07

申请号：CN202111483604.2

申请日：2021-12-07

Applicant: 三星电子株式会社

Inventor： 尹成美 ,  金主烨 ,  金旲炫 ,  魏胄滢 ,  任桐贤 ,  郑天炯

IPC: H01L27/108 ,  H01L29/423

Abstract: 一种半导体装置可包括：衬底，其包括凹部；栅极绝缘层，其在凹部的表面上；杂质屏障层，其在栅极绝缘层的表面上以覆盖栅极绝缘层的表面；第一栅极图案，其在杂质屏障层上以填充凹部的下部；第二栅极图案，其在凹部中的第一栅极图案上；封盖绝缘图案，其在第二栅极图案上以填充凹部；以及杂质区域，其在与凹部的上侧壁相邻的衬底处。杂质屏障层的氮的浓度可高于包括在栅极绝缘层中的氮的浓度。第二栅极图案可包括与第一栅极图案的材料不同的材料。杂质区域的下表面可高于第一栅极图案的上表面。因此，半导体装置可具有良好的特性。

公开(公告)号：CN114068685A

公开(公告)日：2022-02-18

申请号：CN202110589033.4

申请日：2021-05-28

Applicant: 三星电子株式会社

Inventor： 金慧元 ,  魏胄滢 ,  尹成美 ,  任桐贤 ,  李相运 ,  林兑旭 ,  蔡教锡

IPC: H01L29/423 ,  H01L27/108

Abstract: 提供了一种半导体装置。所述半导体装置包括：基底，包括凹部；栅极绝缘层，位于凹部的表面上；第一栅极图案，位于栅极绝缘层上，并且填充凹部的下部；第二栅极图案，在凹部中位于第一栅极图案上，并且包括具有与第一栅极图案的逸出功不同的逸出功的材料；盖绝缘图案，位于第二栅极图案上，并且填充凹部的上部；泄漏阻挡氧化物层，在凹部在第一栅极图案的上表面上方的上侧壁处位于栅极绝缘层上，并且接触盖绝缘图案的侧壁；以及杂质区，位于基底中并且与凹部的上侧壁相邻，每个杂质区具有比第一栅极图案的上表面高的下表面。

公开(公告)号：CN112635465A

公开(公告)日：2021-04-09

申请号：CN202010945220.7

申请日：2020-09-10

Applicant: 三星电子株式会社

Inventor： 尹成美 ,  任桐贤 ,  金主烨 ,  魏胄滢 ,  李南勋 ,  郑天炯

IPC: H01L27/108

Abstract: 本发明提供了半导体器件及制造其的方法。该半导体器件可以包括有源图案、硅衬垫、绝缘层、隔离图案和晶体管。有源图案可以从基板突出。具有晶体结构的硅衬垫可以共形地形成在有源图案和基板的表面上。绝缘层可以形成在硅衬垫上。隔离图案可以形成在绝缘层上以填充与有源图案相邻的沟槽。晶体管可以包括栅极结构和杂质区域。栅极结构可以设置在硅衬垫上，并且杂质区域可以形成在硅衬垫和与栅极结构的两侧相邻的有源图案处。