公开(公告)号：CN116367533A

公开(公告)日：2023-06-30

申请号：CN202211609459.2

申请日：2022-12-14

Applicant: 三星电子株式会社

Inventor： 崔雅朗 ,  尹燦植 ,  柳镐仁 ,  韩正勳

IPC: H10B12/00

Abstract: 提供了一种半导体装置。所述半导体装置包括：有源区，由器件隔离区限定在基底中；沟槽，在第一方向上延伸以与有源区交叉；掩埋栅极结构，分别掩埋在沟槽中，并且具有位于比有源区的上表面的水平低的水平上的上表面；缓冲结构，覆盖有源区、器件隔离区和掩埋栅极结构；位线结构，在有源区上在与第一方向交叉的第二方向上延伸，并且连接到有源区；存储节点接触件，位于位线结构之间，穿过缓冲结构，并且与有源区接触；以及电容器结构，与存储节点接触件的上表面接触。

公开(公告)号：CN110690192B

公开(公告)日：2024-12-20

申请号：CN201910603873.4

申请日：2019-07-05

Applicant: 三星电子株式会社

Inventor： 李周益 ,  金东完 ,  申硕浩 ,  韩正勳 ,  朴商五

IPC: H01L23/498 ,  H10B80/00

Abstract: 提供了一种半导体装置，所述半导体装置可以包括半导体基底和位于半导体基底上的连接基体柱。绝缘层可以位于半导体基底上，绝缘层可以包括位于绝缘层中的开口，连接基体柱穿过开口延伸，其中，绝缘层的限定开口的侧壁包括位于比连接基体柱的最上部分低的水平处的水平台阶。

公开(公告)号：CN113451265A

公开(公告)日：2021-09-28

申请号：CN202110325155.2

申请日：2021-03-26

Applicant: 三星电子株式会社

Inventor： 崔慜贞 ,  韩正勳 ,  金知浩 ,  边永镛 ,  李瑌真 ,  张志熏

IPC: H01L23/528 ,  H01L23/532 ,  H01L27/02

Abstract: 公开了一种半导体装置。所述半导体装置包括：基底，包括芯片区域和边缘区域；集成电路元件，位于芯片区域上；层间绝缘层，覆盖集成电路元件；互连结构，位于层间绝缘层上并且具有位于边缘区域上的侧表面；第一导电图案和第二导电图案，位于互连结构上，第一导电图案和第二导电图案电连接到互连结构；第一钝化层，覆盖第一导电图案和第二导电图案以及互连结构的侧表面；以及第二钝化层，位于第一钝化层上，其中，第二钝化层包括不同于第一钝化层的绝缘材料，并且在第一导电图案与第二导电图案之间，第二钝化层具有定位在比第一导电图案的顶表面的竖直水平低的竖直水平处的底表面。

公开(公告)号：CN116234310A

公开(公告)日：2023-06-06

申请号：CN202211444368.8

申请日：2022-11-18

Applicant: 三星电子株式会社

Inventor： 李全一 ,  吉奎炫 ,  白头山 ,  尹燦植 ,  韩正勳

IPC: H10B12/00 ,  H01L27/02

Abstract: 提供了一种半导体装置。所述半导体装置包括：基底；栅极介电层，在基底上，栅极介电层在其侧表面处包括凹槽；栅电极结构，在栅极介电层上；栅极覆盖层，在栅电极结构上；以及间隔件结构，在基底上并覆盖栅极介电层的侧表面、栅电极结构的侧表面和栅极覆盖层的侧表面，间隔件结构包括第一间隔件、在第一间隔件上并覆盖凹槽的第二间隔件和在第二间隔件上的第三间隔件，第二间隔件和第三间隔件包括氮化硅。

公开(公告)号：CN114628390A

公开(公告)日：2022-06-14

申请号：CN202111186310.3

申请日：2021-10-12

Applicant: 三星电子株式会社

Inventor： 金桐䎸 ,  吉奎炫 ,  韩正勳 ,  白头山

IPC: H01L27/108

Abstract: 提供了一种半导体存储器装置。所述半导体存储器装置可以具有：基底，包括存储器单元区域中的有源区和外围区域中的逻辑有源区；元件隔离结构，位于有源区与逻辑有源区之间；绝缘层图案，覆盖有源区；以及支撑绝缘层。绝缘层图案可以包括沿着元件隔离结构延伸的延伸部分，可以与元件隔离结构间隔开，并且可以悬于元件隔离结构之上。支撑绝缘层可以填充限定在延伸部分与元件隔离结构之间的凹陷空间。

公开(公告)号：CN114361114A

公开(公告)日：2022-04-15

申请号：CN202110772352.9

申请日：2021-07-08

Applicant: 三星电子株式会社

Inventor： 韩正勳 ,  李钟旼

IPC: H01L23/31 ,  H01L23/50

Abstract: 提供了一种半导体封装件。该半导体封装件包括：上导电图案和再分布层，在基底的第一表面上；半导体芯片，面对基底的第一表面，半导体芯片与基底的第一表面间隔开；导电凸块，接合在半导体芯片与上导电图案之间，导电凸块将半导体芯片和上导电图案电连接；以及上钝化层，在再分布层上，上钝化层的一部分面对半导体芯片的下表面的边缘。

公开(公告)号：CN110690192A

公开(公告)日：2020-01-14

申请号：CN201910603873.4

申请日：2019-07-05

Applicant: 三星电子株式会社

Inventor： 李周益 ,  金东完 ,  申硕浩 ,  韩正勳 ,  朴商五

IPC: H01L23/498 ,  H01L25/18

Abstract: 提供了一种半导体装置，所述半导体装置可以包括半导体基底和位于半导体基底上的连接基体柱。绝缘层可以位于半导体基底上，绝缘层可以包括位于绝缘层中的开口，连接基体柱穿过开口延伸，其中，绝缘层的限定开口的侧壁包括位于比连接基体柱的最上部分低的水平处的水平台阶。

公开(公告)号：CN115799257A

公开(公告)日：2023-03-14

申请号：CN202210920453.0

申请日：2022-08-02

Applicant: 三星电子株式会社

Inventor： 崔雅朗 ,  尹灿植 ,  韩正勳 ,  吉奎炫 ,  金元洪 ,  白头山

IPC: H01L27/092 ,  H01L21/8238 ,  H10B12/00

Abstract: 发明构思涉及一种半导体存储器装置。所述半导体存储器装置包括：基底，包括NMOS区域和PMOS区域；第一栅极图案，设置在基底的NMOS区域上；以及第二栅极图案，设置在基底的PMOS区域上。第一栅极图案包括顺序地堆叠在基底上的第一高k层、扩散减轻图案、N型逸出功图案和第一栅电极，第二栅极图案包括顺序地堆叠在基底上的第二高k层和第二栅电极，扩散减轻图案与第一高k层接触，第一栅电极的堆叠结构与第二栅电极的堆叠结构相同，并且第二栅极图案不包括N型逸出功图案。

公开(公告)号：CN113517254A

公开(公告)日：2021-10-19

申请号：CN202110143214.4

申请日：2021-02-02

Applicant: 三星电子株式会社

Inventor： 慎重垣 ,  李瑌真 ,  李仁荣 ,  崔智旻 ,  韩正勳

IPC: H01L23/498 ,  H01L23/14

Abstract: 公开了一种半导体装置，所述半导体装置包括：半导体基底；导电垫，位于半导体基底的第一表面上；钝化层，位于半导体基底的第一表面上，钝化层具有暴露导电垫的第一开口；有机介电层，位于钝化层上，有机介电层具有第二开口；以及凸块结构，位于导电垫上并且位于第一开口和第二开口中。有机介电层包括与钝化层的材料不同的材料。第二开口空间地连接到第一开口并且暴露钝化层的部分。凸块结构包括与钝化层和有机介电层接触的柱图案。