-
公开(公告)号：CN105321952A
公开(公告)日：2016-02-10
申请号：CN201510292330.7
申请日：2015-06-01
Applicant: 三星电子株式会社
IPC: H01L27/115 , H01L21/8247
Abstract: 提供了一种三维半导体存储装置及其制造方法，三维半导体存储装置包括：外围电路结构，位于基底上；水平有源层，位于外围电路结构上；堆叠件，设置在水平有源层上以包括多个电极；竖直结构，竖直地贯穿堆叠件；共源极区，位于堆叠件中的堆叠件之间并且在水平有源层中；以及提取区，在水平有源层中。水平有源层包括顺序地堆叠在外围电路结构上的第一有源半导体层、第二有源半导体层和第三有源半导体层。第一有源半导体层和第三有源半导体层分别掺杂有高杂质浓度和低杂质浓度，第二有源半导体层包括杂质扩散抑制材料。
-
公开(公告)号：CN105321952B
公开(公告)日：2019-08-30
申请号：CN201510292330.7
申请日：2015-06-01
Applicant: 三星电子株式会社
IPC: H01L45/00 , H01L27/24 , H01L27/11556 , H01L27/11573 , H01L27/11578 , H01L27/11575 , H01L27/11582
Abstract: 提供了一种三维半导体存储装置及其制造方法，三维半导体存储装置包括：外围电路结构，位于基底上；水平有源层，位于外围电路结构上；堆叠件，设置在水平有源层上以包括多个电极；竖直结构，竖直地贯穿堆叠件；共源极区，位于堆叠件中的堆叠件之间并且在水平有源层中；以及提取区，在水平有源层中。水平有源层包括顺序地堆叠在外围电路结构上的第一有源半导体层、第二有源半导体层和第三有源半导体层。第一有源半导体层和第三有源半导体层分别掺杂有高杂质浓度和低杂质浓度，第二有源半导体层包括杂质扩散抑制材料。
-
公开(公告)号：CN107919362A
公开(公告)日：2018-04-17
申请号：CN201710863071.8
申请日：2017-09-21
Applicant: 三星电子株式会社
IPC: H01L27/11565 , H01L27/1157 , H01L27/11578
CPC classification number: H01L27/11556 , H01L27/1157 , H01L27/11582 , H01L29/0847 , H01L29/1037 , H01L29/42324 , H01L29/4234 , H01L29/42364 , H01L27/11565 , H01L27/11578
Abstract: 一种半导体存储器件可以包括：堆叠结构，包括交替地堆叠在衬底上的多个绝缘层和多个栅电极；下半导体图案，从衬底的顶部突出；竖直绝缘图案，从衬底沿竖直方向延伸并穿透堆叠结构；和竖直沟道图案，在竖直绝缘图案的内表面上并且接触下半导体图案，其中下半导体图案的上部包括具有曲面形外形的凹入区域，并且在凹入区域中，竖直沟道图案的下部的外表面沿着凹入区域的曲面接触下半导体图案。
-
公开(公告)号：CN110010613B
公开(公告)日：2023-12-19
申请号：CN201811493187.8
申请日：2018-12-07
Applicant: 三星电子株式会社
IPC: H10B41/27
Abstract: 一种三维半导体存储器件，包括：电极结构，其包括垂直堆叠在半导体层上的电极；垂直半导体图案，其穿透电极结构并连接到半导体层；以及垂直绝缘图案，其在电极结构与垂直半导体图案之间。垂直绝缘图案包括在电极结构的侧壁上的侧壁部分以及沿着半导体层的顶表面的一部分从侧壁部分延伸的突起。垂直半导体图案包括：垂直沟道部分，其具有第一厚度并沿着垂直绝缘图案的侧壁部分延伸；以及接触部分，其从垂直沟道部分延伸并沿着垂直绝缘图案的突起和半导体层的顶表面共形地延伸。接触部分具有大于第一厚度的第二厚度。
-
公开(公告)号：CN106024794B
公开(公告)日：2020-01-10
申请号：CN201610187524.5
申请日：2016-03-29
Applicant: 三星电子株式会社
IPC: H01L27/11582 , H01L29/40 , H01L29/423 , H01L21/336 , H01L29/788
Abstract: 本发明提供了一种半导体器件，其包括：衬底；衬底上的隧道绝缘图案；隧道绝缘图案上的电荷存储图案；电荷存储图案上的电介质图案，电介质图案的宽度小于电荷存储图案的宽度；电介质图案上的控制栅极，控制栅极的宽度大于电介质图案的宽度；以及控制栅极上的含金属栅极。
-
Patent Agency Ranking
公开(公告)号：CN106024794A
公开(公告)日：2016-10-12
申请号：CN201610187524.5
申请日：2016-03-29
Applicant: 三星电子株式会社
IPC: H01L27/115 , H01L21/8247
Abstract: 本发明提供了一种半导体器件，其包括：衬底；衬底上的隧道绝缘图案；隧道绝缘图案上的电荷存储图案；电荷存储图案上的电介质图案，电介质图案的宽度小于电荷存储图案的宽度；电介质图案上的控制栅极，控制栅极的宽度大于电介质图案的宽度；以及控制栅极上的含金属栅极。
-
公开(公告)号：CN112151552A
公开(公告)日：2020-12-29
申请号：CN202010545433.0
申请日：2020-06-15
Applicant: 三星电子株式会社
IPC: H01L27/11524 , H01L27/11556 , H01L27/1157 , H01L27/11582
Abstract: 一种垂直半导体装置，可以包括堆叠结构、沟道结构和下部连接结构。堆叠结构可以包括交替重复堆叠的绝缘层和栅电极。堆叠结构可以与衬底的上表面间隔开。沟道结构可以包括电荷存储结构和沟道。沟道结构可以穿过堆叠结构。下部连接结构可以形成在衬底上。下部连接结构可以与沟道和衬底电连接。下部连接结构的侧壁可以包括突出部，该突出部设置在从衬底的上表面开始的所述侧壁在竖直方向上的中心部分处。该垂直半导体装置可以具有高可靠性。
-
公开(公告)号：CN110010613A
公开(公告)日：2019-07-12
申请号：CN201811493187.8
申请日：2018-12-07
Applicant: 三星电子株式会社
IPC: H01L27/11556
Abstract: 一种三维半导体存储器件，包括：电极结构，其包括垂直堆叠在半导体层上的电极；垂直半导体图案，其穿透电极结构并连接到半导体层；以及垂直绝缘图案，其在电极结构与垂直半导体图案之间。垂直绝缘图案包括在电极结构的侧壁上的侧壁部分以及沿着半导体层的顶表面的一部分从侧壁部分延伸的突起。垂直半导体图案包括：垂直沟道部分，其具有第一厚度并沿着垂直绝缘图案的侧壁部分延伸；以及接触部分，其从垂直沟道部分延伸并沿着垂直绝缘图案的突起和半导体层的顶表面共形地延伸。接触部分具有大于第一厚度的第二厚度。
-
公开(公告)号：CN112151552B
公开(公告)日：2025-05-09
申请号：CN202010545433.0
申请日：2020-06-15
Applicant: 三星电子株式会社
Abstract: 一种垂直半导体装置，可以包括堆叠结构、沟道结构和下部连接结构。堆叠结构可以包括交替重复堆叠的绝缘层和栅电极。堆叠结构可以与衬底的上表面间隔开。沟道结构可以包括电荷存储结构和沟道。沟道结构可以穿过堆叠结构。下部连接结构可以形成在衬底上。下部连接结构可以与沟道和衬底电连接。下部连接结构的侧壁可以包括突出部，该突出部设置在从衬底的上表面开始的所述侧壁在竖直方向上的中心部分处。该垂直半导体装置可以具有高可靠性。
-
公开(公告)号：CN107919362B
公开(公告)日：2023-05-02
申请号：CN201710863071.8
申请日：2017-09-21
Applicant: 三星电子株式会社
Abstract: 一种半导体存储器件可以包括：堆叠结构，包括交替地堆叠在衬底上的多个绝缘层和多个栅电极；下半导体图案，从衬底的顶部突出；竖直绝缘图案，从衬底沿竖直方向延伸并穿透堆叠结构；和竖直沟道图案，在竖直绝缘图案的内表面上并且接触下半导体图案，其中下半导体图案的上部包括具有曲面形外形的凹入区域，并且在凹入区域中，竖直沟道图案的下部的外表面沿着凹入区域的曲面接触下半导体图案。
-
-
-
-
-
-
-
-
-
Search Results
11
records
(took 0.032 seconds)
