公开(公告)号：CN118301939A

公开(公告)日：2024-07-05

申请号：CN202311128821.9

申请日：2023-08-31

Applicant: 三星电子株式会社

Inventor： 玄昇潭 ,  金庆勳 ,  金宣浩 ,  金贤庆 ,  朴洸珉 ,  杨承烈 ,  延国贤 ,  李珉贤 ,  崔硕训 ,  许浩硕

IPC: H10B43/35

Abstract: 公开了垂直NAND闪存装置。所述垂直NAND闪存装置包括多个单元阵列，其中，所述多个单元阵列的每个单元阵列包括：沟道层；电荷捕获层，设置在沟道层上，电荷捕获层包括基体和电荷捕获材料，基体包括电介质，电荷捕获材料在基体中并且包括反铁电纳米晶体或铁电纳米晶体；以及多个栅电极，设置在电荷捕获层上。

公开(公告)号：CN116528588A

公开(公告)日：2023-08-01

申请号：CN202310031721.8

申请日：2023-01-10

Applicant: 三星电子株式会社

Inventor： 安素荣 ,  延国贤

IPC: H10B43/27 ,  H10B43/35

Abstract: 公开了一种三维半导体存储器装置、包括其的电子系统及其制造方法。半导体存储器装置可包括：堆叠结构，其包括交替地堆叠在衬底上的电极层和电极层间绝缘层；竖直半导体图案，其穿过堆叠结构，并且布置为邻近于衬底；以及栅极绝缘层，其在竖直半导体图案与堆叠结构之间。栅极绝缘层可包括邻近于堆叠结构的阻挡绝缘层和电荷存储图案，电荷存储图案与堆叠结构间隔开同时阻挡绝缘层介于它们之间，并且沿着阻挡绝缘层的表面布置。随着与阻挡绝缘层相距的距离减小，电荷存储图案的宽度可增大。

公开(公告)号：CN111424261A

公开(公告)日：2020-07-17

申请号：CN201910813222.8

申请日：2019-08-30

Applicant: 三星电子株式会社

Inventor： 李相烨 ,  延国贤 ,  池正根

IPC: C23C16/455 ,  C23C16/458 ,  C23C16/56

Abstract: 提供了一种原子层沉积(ALD)设备，所述ALD设备包括：第一工艺室，被构造为供应第一源气体并诱导第一材料膜的吸附。第二工艺室被构造为供应第二源气体并诱导第二材料膜的吸附。第三工艺室被构造为供应第三源气体并诱导第三材料膜的吸附。表面处理室被构造为对第一材料膜至第三材料膜中的每个执行表面处理工艺并去除反应副产物。热处理室被构造为对在其上以预定顺序吸附有第一材料膜至第三材料膜的基底执行热处理工艺并且使第一材料膜至第三材料膜转换为单一化合物薄膜。

公开(公告)号：CN118301938A

公开(公告)日：2024-07-05

申请号：CN202311304446.9

申请日：2023-10-08

Applicant: 三星电子株式会社

Inventor： 许浩硕 ,  金贤庆 ,  玄昇潭 ,  金庆勳 ,  杨承烈 ,  延国贤 ,  李珉贤 ,  崔硕训

IPC: H10B43/30 ,  G11C13/00

Abstract: 提供了一种垂直非易失性存储器装置。垂直非易失性存储器装置包括柱、围绕柱的侧表面的沟道层、围绕沟道层的侧表面的电荷隧穿层、围绕电荷隧穿层的侧表面并包括非晶氮氧化物的电荷捕获层、围绕电荷捕获层的侧表面的电荷阻挡层以及围绕电荷阻挡层的侧表面并沿电荷阻挡层的侧表面交替布置的多个分离层和多个栅电极。

公开(公告)号：CN118251013A

公开(公告)日：2024-06-25

申请号：CN202310897367.7

申请日：2023-07-20

Applicant: 三星电子株式会社

Inventor： 金庆勳 ,  金宣浩 ,  金世润 ,  金贤庆 ,  杨承烈 ,  延国贤 ,  李珉贤 ,  崔硕训 ,  许浩硕

IPC: H10B43/35

Abstract: 提供了垂直NAND闪存装置。所述垂直NAND闪存装置可包括：多个单元阵列。所述多个单元阵列中的每个可包括：沟道层；电荷捕获层，在沟道层上；以及多个栅电极，在电荷捕获层上。电荷捕获层可包括包含金属的氮氧化硅。金属可包括Ga和In中的至少一者。

公开(公告)号：CN105321952B

公开(公告)日：2019-08-30

申请号：CN201510292330.7

申请日：2015-06-01

Applicant: 三星电子株式会社

Inventor： 延国贤 ,  金东宇 ,  黄棋铉 ,  金东谦 ,  刘东哲

IPC: H01L45/00 ,  H01L27/24 ,  H01L27/11556 ,  H01L27/11573 ,  H01L27/11578 ,  H01L27/11575 ,  H01L27/11582

Abstract: 提供了一种三维半导体存储装置及其制造方法，三维半导体存储装置包括：外围电路结构，位于基底上；水平有源层，位于外围电路结构上；堆叠件，设置在水平有源层上以包括多个电极；竖直结构，竖直地贯穿堆叠件；共源极区，位于堆叠件中的堆叠件之间并且在水平有源层中；以及提取区，在水平有源层中。水平有源层包括顺序地堆叠在外围电路结构上的第一有源半导体层、第二有源半导体层和第三有源半导体层。第一有源半导体层和第三有源半导体层分别掺杂有高杂质浓度和低杂质浓度，第二有源半导体层包括杂质扩散抑制材料。

公开(公告)号：CN111424261B

公开(公告)日：2023-09-08

申请号：CN201910813222.8

申请日：2019-08-30

Applicant: 三星电子株式会社

Inventor： 李相烨 ,  延国贤 ,  池正根

IPC: C23C16/455 ,  C23C16/458 ,  C23C16/56

Abstract: 提供了一种原子层沉积(ALD)设备，所述ALD设备包括：第一工艺室，被构造为供应第一源气体并诱导第一材料膜的吸附。第二工艺室被构造为供应第二源气体并诱导第二材料膜的吸附。第三工艺室被构造为供应第三源气体并诱导第三材料膜的吸附。表面处理室被构造为对第一材料膜至第三材料膜中的每个执行表面处理工艺并去除反应副产物。热处理室被构造为对在其上以预定顺序吸附有第一材料膜至第三材料膜的基底执行热处理工艺并且使第一材料膜至第三材料膜转换为单一化合物薄膜。

公开(公告)号：CN115996576A

公开(公告)日：2023-04-21

申请号：CN202211272066.7

申请日：2022-10-18

Applicant: 三星电子株式会社

Inventor： 姜旻炅 ,  李洙衡 ,  林舒禧 ,  延国贤 ,  卓容奭

IPC: H10B43/35 ,  H10B43/20 ,  H10B41/20 ,  H10B41/35

Abstract: 提供了一种制造半导体器件的方法，该方法包括：形成模结构，该模结构包括交替地且重复地堆叠在基板上的绝缘层和牺牲层；形成延伸穿过模结构的沟道孔；在沟道孔中形成阻挡层；在阻挡层上形成电荷存储层；在电荷存储层上形成包括掺杂元素的隧道绝缘层；执行热处理以使掺杂元素从隧道绝缘层扩散到电荷存储层；以及在隧道绝缘层上形成沟道层。

公开(公告)号：CN105321952A

公开(公告)日：2016-02-10

申请号：CN201510292330.7

申请日：2015-06-01

Applicant: 三星电子株式会社

Inventor： 延国贤 ,  金东宇 ,  黄棋铉 ,  金东谦 ,  刘东哲

IPC: H01L27/115 ,  H01L21/8247

Abstract: 提供了一种三维半导体存储装置及其制造方法，三维半导体存储装置包括：外围电路结构，位于基底上；水平有源层，位于外围电路结构上；堆叠件，设置在水平有源层上以包括多个电极；竖直结构，竖直地贯穿堆叠件；共源极区，位于堆叠件中的堆叠件之间并且在水平有源层中；以及提取区，在水平有源层中。水平有源层包括顺序地堆叠在外围电路结构上的第一有源半导体层、第二有源半导体层和第三有源半导体层。第一有源半导体层和第三有源半导体层分别掺杂有高杂质浓度和低杂质浓度，第二有源半导体层包括杂质扩散抑制材料。

公开(公告)号：CN116456724A

公开(公告)日：2023-07-18

申请号：CN202310008233.5

申请日：2023-01-04

Applicant: 三星电子株式会社

Inventor： 李同规 ,  金侑瞋 ,  延国贤

IPC: H10B43/35 ,  H10B43/40 ,  H10B43/50 ,  H10B43/20

Abstract: 一种半导体存储器装置包括：第一衬底，其限定单元阵列区；模制结构，其包括按次序间隔开并且按照台阶形式堆叠在第一衬底上的多个栅电极；以及沟道孔，其限定为在垂直于第一衬底的上表面的竖直方向上穿过单元阵列区上的多个栅电极。所述装置包括沿着沟道孔的侧壁和底表面的信息储存层，信息储存层包括沿着沟道孔的侧壁和底表面的阻挡绝缘层、阻挡绝缘层上的电荷储存层和隧穿绝缘层。所述装置包括沟道孔内的信息储存层上的沟道层以及布置为填充沟道层上的沟道孔的绝缘图案。