公开(公告)号：CN116249347A

公开(公告)日：2023-06-09

申请号：CN202211547941.8

申请日：2022-12-05

Applicant: 三星电子株式会社

Inventor： 李基硕 ,  姜泰逵 ,  金根楠 ,  朴成珉 ,  安泰炫 ,  李常铉 ,  张殷硕 ,  郑文泳 ,  郑义撤 ,  崔贤根

IPC: H10B12/00

Abstract: 一种半导体存储器件包括：字线，平行于半导体基板的顶表面延伸；沟道图案，与字线交叉并具有平行于所述顶表面的长轴；位线，垂直于所述顶表面延伸并与沟道图案的第一侧表面接触；以及数据存储元件，与沟道图案的与第一侧表面相反的第二侧表面接触。沟道图案包括与位线相邻的第一掺杂区域、与数据存储元件相邻的第二掺杂区域以及在第一掺杂区域和第二掺杂区域之间并与字线重叠的沟道区域。第一掺杂区域和第二掺杂区域中的至少一个包括与沟道区域相邻的低浓度区域和与沟道区域间隔开的高浓度区域。

公开(公告)号：CN119012690A

公开(公告)日：2024-11-22

申请号：CN202410529061.0

申请日：2024-04-29

Applicant: 三星电子株式会社

Inventor： 李东俊 ,  朴硕汉 ,  慎一縡 ,  李基硕 ,  李常铉

IPC: H10B12/00

Abstract: 一种半导体装置，包括：衬底，其包括存储器单元阵列区、接触区和连接区；栅电极，其在存储器单元阵列区和连接区上，并在竖直方向上堆叠；有源层，其在存储器单元阵列区上，并在竖直方向上堆叠；以及导电连接图案，其在连接区和接触区上，并在竖直方向上堆叠，其中，有源层中的每一个包括与栅电极竖直地重叠的沟道区，栅电极电连接到导电连接图案，导电连接图案具有台阶结构，该台阶结构包括彼此隔开的台阶区，并且台阶结构具有沿第一方向逐级下降的第一台阶部分和面对第一台阶部分并沿第一方向逐级上升的第二台阶部分。

公开(公告)号：CN118555825A

公开(公告)日：2024-08-27

申请号：CN202311818795.2

申请日：2023-12-27

Applicant: 三星电子株式会社

Inventor： 李常铉 ,  李基硕 ,  朴硕韩 ,  朴成珉 ,  慎一縡 ,  李东俊 ,  韩珍优

IPC: H10B12/00

Abstract: 一种半导体存储器装置，包括：半导体衬底；堆叠结构，其包括交替地堆叠在半导体衬底上的字线和层间电介质图案；蚀刻停止层，其在堆叠结构上；半导体图案，其穿透字线；位线，其与半导体图案接触；封盖电介质图案，其位于位线和字线之间，封盖电介质图案覆盖字线的侧壁；以及数据存储元件，其在半导体衬底上，其中，蚀刻停止层的底表面的水平高度与数据存储元件的顶表面的水平高度相同。

公开(公告)号：CN109285833B

公开(公告)日：2023-05-02

申请号：CN201810723993.3

申请日：2018-07-04

Applicant: 三星电子株式会社

Inventor： 李常铉 ,  金俊植 ,  蔡教锡

IPC: H01L27/088

Abstract: 一种集成电路器件可以包括在衬底的栅极沟槽的内表面上的栅极电介质层、在栅极电介质层上填充栅极沟槽的一部分的栅极结构、以及在栅极沟槽中在栅极结构的上表面上的绝缘盖图案。栅极结构可以包括具有第一功函数的下栅线、具有比第一功函数低的第二功函数的上栅线、在下栅线与上栅线之间的第一阻挡层以及在上栅线与绝缘盖图案之间的第二阻挡层。

公开(公告)号：CN109285833A

公开(公告)日：2019-01-29

申请号：CN201810723993.3

申请日：2018-07-04

Applicant: 三星电子株式会社

Inventor： 李常铉 ,  金俊植 ,  蔡教锡

IPC: H01L27/088

Abstract: 一种集成电路器件可以包括在衬底的栅极沟槽的内表面上的栅极电介质层、在栅极电介质层上填充栅极沟槽的一部分的栅极结构、以及在栅极沟槽中在栅极结构的上表面上的绝缘盖图案。栅极结构可以包括具有第一功函数的下栅线、具有比第一功函数低的第二功函数的上栅线、在下栅线与上栅线之间的第一阻挡层以及在上栅线与绝缘盖图案之间的第二阻挡层。