-
公开(公告)号：CN115589221A
公开(公告)日：2023-01-10
申请号：CN202210351669.X
申请日：2022-04-02
Applicant: 三星电子株式会社
IPC: H03K17/693 , H03K19/0185
Abstract: 提供了一种多路复用器和包括多路复用器的串行器。所述多路复用器响应于第一脉冲至第四脉冲选择第一数据信号至第四数据信号之一。所述第一脉冲至所述第四脉冲分别对应于所述第一数据信号至所述第四数据信号并且顺序地切换。所述多路复用器包括：(1)NAND门，所述NAND门接收所述第一数据信号、作为所述第四数据信号的互补信号的第四互补数据信号以及所述第一脉冲，并且输出第一门控信号；以及(2)NOR门，所述NOR门接收所述第一数据信号、所述第四互补数据信号以及与所述第一脉冲互补的第一互补脉冲，并且输出第二门控信号。所述第一数据信号对应于所述第一脉冲的上升沿，并且所述第四互补数据信号对应于所述第四脉冲的上升沿。
-
公开(公告)号：CN117220693A
公开(公告)日：2023-12-12
申请号：CN202310361971.8
申请日：2023-04-06
Applicant: 三星电子株式会社
Abstract: 提供了发送器电路。在所述发送器电路中，阻抗校准电路被配置为生成用于阻抗匹配的阻抗码；编码器被配置为接收阻抗码并且基于阻抗码来生成延迟补偿信号。延迟电路被配置为输出从输入数据延迟了延迟值的延迟数据，延迟值基于延迟补偿信号被确定。前馈均衡器被配置为接收输入数据和延迟数据，并且基于用于输入数据的主系数和用于延迟数据的均衡系数对输入数据进行均衡以生成发送数据。
-
Patent Agency Ranking
公开(公告)号：CN117639804A
公开(公告)日：2024-03-01
申请号：CN202311094725.7
申请日：2023-08-29
Applicant: 三星电子株式会社
Abstract: 提供了一种提供具有扩大的数据眼的传输信号的发送器和发送装置。所述发送装置包括输出驱动器和逻辑电路，其中，所述输出驱动器包括将多个多电平信号驱动到输出节点上的多个驱动器电路，所述逻辑电路被配置为通过多个驱动器控制信号的转变来检测所述多个驱动器电路中的每一个驱动器电路的上拉操作或下拉操作的方向，并产生脉冲信号。所述多个多电平信号基于多个驱动器控制信号和脉冲信号被分别驱动，并且所述逻辑电路向所述多个驱动器电路之中的连接到不转变的驱动器控制信号的至少一个静态驱动器电路提供脉冲信号。
-
公开(公告)号：CN116264086A
公开(公告)日：2023-06-16
申请号：CN202211557245.5
申请日：2022-12-06
Applicant: 三星电子株式会社
Abstract: 公开了校准电路和包括校准电路的半导体装置。所述校准电路包括均连接到第一电源节点的第一上拉单元、第二上拉单元和第三上拉单元以及均连接到第二电源节点的第一下拉单元和第二下拉单元。第一码生成器被配置为：通过将垫的电压与参考电压进行比较来生成第一码，第一上拉单元在所述垫处连接到外部电阻器；并且第二码生成器被配置为：通过将第一中间节点的电压与参考电压进行比较来生成第二码，并将第二码输出到第一下拉单元和第二下拉单元。第三码生成器被配置为：通过将第二下拉单元与第三上拉单元之间的第二中间节点的电压与参考电压进行比较来生成第三码。
-
公开(公告)号：CN117877557A
公开(公告)日：2024-04-12
申请号：CN202311143527.5
申请日：2023-09-06
Applicant: 三星电子株式会社
IPC: G11C29/02
Abstract: 提供了ZQ校准电路、半导体存储器装置、以及ZQ校准电路的操作方法。包括在半导体存储器装置中的ZQ校准电路包括：参考电压选择器，其被配置为响应于选择信号，输出从基于第一电源电压和第二电源电压产生的第一参考电压和第二参考电压中选择的参考电压；ZQ引擎，其被配置为基于选择的参考电压产生上拉码和下拉码；以及循环选择器，其被配置为根据上拉码和下拉码中的每一个是否切换来输出选择信号。第一参考电压和第二参考电压的电平彼此不同，小于第一电源电压的电平，并且大于第二电源电压的电平。
-
公开(公告)号：CN117219150A
公开(公告)日：2023-12-12
申请号：CN202310094093.8
申请日：2023-02-03
Applicant: 三星电子株式会社
Abstract: 提供一种存储器装置、存储器系统和用于操作存储器系统的方法。存储器系统包括：存储器装置；和存储器控制器，被配置为将命令和地址(CA)信号和数据时钟(WCK)信号发送到存储器装置，将数据(DQ)信号发送到存储器装置，或者从存储器装置接收DQ信号。存储器装置可包括：时钟分配网络，被配置为根据数据时钟信号生成用于对CA信号进行采样的第一分频时钟信号和用于对DQ信号进行采样的第二分频时钟信号；CA采样器，被配置为基于第一分频时钟信号对CA信号进行采样；和CA奇偶校验电路系统，被配置为响应于CA信号发生奇偶校验错误而输出奇偶校验错误信号，并且存储器控制器可包括：处理电路系统，被配置为响应于接收到奇偶校验错误信号而进入CA训练。
-
公开(公告)号：CN115589222A
公开(公告)日：2023-01-10
申请号：CN202210351682.5
申请日：2022-04-02
Applicant: 三星电子株式会社
IPC: H03K17/693 , H03K19/0185
Abstract: 提供了一种多路复用器和包括多路复用器的串行器。所述多路复用器响应于第一脉冲至第四脉冲选择第一数据信号至第四数据信号之一。所述第一脉冲至所述第四脉冲分别对应于所述第一数据信号至所述第四数据信号并且顺序地切换。所述多路复用器包括：(1)NAND门，所述NAND门接收所述第一数据信号、作为所述第四数据信号的互补信号的第四互补数据信号以及所述第一脉冲，并且输出第一门控信号；以及(2)NOR门，所述NOR门接收所述第一数据信号、所述第四互补数据信号以及与所述第一脉冲互补的第一互补脉冲，并且输出第二门控信号。所述第一数据信号对应于所述第一脉冲的上升沿，并且所述第四互补数据信号对应于所述第四脉冲的上升沿。
-
-
-
-
-
-
Search Results
7
records
(took 0.02 seconds)
