公开(公告)号：CN117877557A

公开(公告)日：2024-04-12

申请号：CN202311143527.5

申请日：2023-09-06

Applicant: 三星电子株式会社

Inventor： 安东建 ,  白济赫 ,  赵成龙 ,  崔雯喆

IPC: G11C29/02

Abstract: 提供了ZQ校准电路、半导体存储器装置、以及ZQ校准电路的操作方法。包括在半导体存储器装置中的ZQ校准电路包括：参考电压选择器，其被配置为响应于选择信号，输出从基于第一电源电压和第二电源电压产生的第一参考电压和第二参考电压中选择的参考电压；ZQ引擎，其被配置为基于选择的参考电压产生上拉码和下拉码；以及循环选择器，其被配置为根据上拉码和下拉码中的每一个是否切换来输出选择信号。第一参考电压和第二参考电压的电平彼此不同，小于第一电源电压的电平，并且大于第二电源电压的电平。

公开(公告)号：CN117220693A

公开(公告)日：2023-12-12

申请号：CN202310361971.8

申请日：2023-04-06

Applicant: 三星电子株式会社

Inventor： 崔雯喆 ,  赵成龙 ,  白济赫 ,  安东建

IPC: H04B1/04 ,  H04L25/03 ,  H04L25/12

Abstract: 提供了发送器电路。在所述发送器电路中，阻抗校准电路被配置为生成用于阻抗匹配的阻抗码；编码器被配置为接收阻抗码并且基于阻抗码来生成延迟补偿信号。延迟电路被配置为输出从输入数据延迟了延迟值的延迟数据，延迟值基于延迟补偿信号被确定。前馈均衡器被配置为接收输入数据和延迟数据，并且基于用于输入数据的主系数和用于延迟数据的均衡系数对输入数据进行均衡以生成发送数据。

公开(公告)号：CN116264086A

公开(公告)日：2023-06-16

申请号：CN202211557245.5

申请日：2022-12-06

Applicant: 三星电子株式会社

Inventor： 白济赫 ,  权旲炫 ,  权慧贞 ,  安东建 ,  李大雄

IPC: G11C7/10 ,  G11C7/08

Abstract: 公开了校准电路和包括校准电路的半导体装置。所述校准电路包括均连接到第一电源节点的第一上拉单元、第二上拉单元和第三上拉单元以及均连接到第二电源节点的第一下拉单元和第二下拉单元。第一码生成器被配置为：通过将垫的电压与参考电压进行比较来生成第一码，第一上拉单元在所述垫处连接到外部电阻器；并且第二码生成器被配置为：通过将第一中间节点的电压与参考电压进行比较来生成第二码，并将第二码输出到第一下拉单元和第二下拉单元。第三码生成器被配置为：通过将第二下拉单元与第三上拉单元之间的第二中间节点的电压与参考电压进行比较来生成第三码。