提供具有扩大的数据眼的传输信号的发送器和发送装置

    公开(公告)号:CN117639804A

    公开(公告)日:2024-03-01

    申请号:CN202311094725.7

    申请日:2023-08-29

    Abstract: 提供了一种提供具有扩大的数据眼的传输信号的发送器和发送装置。所述发送装置包括输出驱动器和逻辑电路,其中,所述输出驱动器包括将多个多电平信号驱动到输出节点上的多个驱动器电路,所述逻辑电路被配置为通过多个驱动器控制信号的转变来检测所述多个驱动器电路中的每一个驱动器电路的上拉操作或下拉操作的方向,并产生脉冲信号。所述多个多电平信号基于多个驱动器控制信号和脉冲信号被分别驱动,并且所述逻辑电路向所述多个驱动器电路之中的连接到不转变的驱动器控制信号的至少一个静态驱动器电路提供脉冲信号。

    ZQ校准电路、ZQ校准电路的操作方法和半导体存储器装置

    公开(公告)号:CN117877557A

    公开(公告)日:2024-04-12

    申请号:CN202311143527.5

    申请日:2023-09-06

    Abstract: 提供了ZQ校准电路、半导体存储器装置、以及ZQ校准电路的操作方法。包括在半导体存储器装置中的ZQ校准电路包括:参考电压选择器,其被配置为响应于选择信号,输出从基于第一电源电压和第二电源电压产生的第一参考电压和第二参考电压中选择的参考电压;ZQ引擎,其被配置为基于选择的参考电压产生上拉码和下拉码;以及循环选择器,其被配置为根据上拉码和下拉码中的每一个是否切换来输出选择信号。第一参考电压和第二参考电压的电平彼此不同,小于第一电源电压的电平,并且大于第二电源电压的电平。

    存储器装置、存储器系统和用于操作存储器系统的方法

    公开(公告)号:CN117219150A

    公开(公告)日:2023-12-12

    申请号:CN202310094093.8

    申请日:2023-02-03

    Abstract: 提供一种存储器装置、存储器系统和用于操作存储器系统的方法。存储器系统包括:存储器装置;和存储器控制器,被配置为将命令和地址(CA)信号和数据时钟(WCK)信号发送到存储器装置,将数据(DQ)信号发送到存储器装置,或者从存储器装置接收DQ信号。存储器装置可包括:时钟分配网络,被配置为根据数据时钟信号生成用于对CA信号进行采样的第一分频时钟信号和用于对DQ信号进行采样的第二分频时钟信号;CA采样器,被配置为基于第一分频时钟信号对CA信号进行采样;和CA奇偶校验电路系统,被配置为响应于CA信号发生奇偶校验错误而输出奇偶校验错误信号,并且存储器控制器可包括:处理电路系统,被配置为响应于接收到奇偶校验错误信号而进入CA训练。

    存储器装置、集成电路装置和集成电路装置的操作方法

    公开(公告)号:CN119473950A

    公开(公告)日:2025-02-18

    申请号:CN202411079397.8

    申请日:2024-08-07

    Inventor: 崔雯喆 赵成龙

    Abstract: 公开一种集成电路装置、一种存储器装置和一种集成电路装置的操作方法。该集成电路装置可以包括发送驱动器和均衡器。发送驱动器可以被配置为响应于发送控制数据,在将输出信号输出到外部的发送操作中通过信号线将输出信号发送到外部,并且在通过信号线从外部接收输入信号的接收操作中提供终端电阻。均衡器可以被配置为响应于均衡器控制数据,在发送操作中放大输出信号的高频分量,并且在接收操作中提供终端电阻。

    发送器电路
    6.
    发明公开
    发送器电路 审中-实审

    公开(公告)号:CN117220693A

    公开(公告)日:2023-12-12

    申请号:CN202310361971.8

    申请日:2023-04-06

    Abstract: 提供了发送器电路。在所述发送器电路中,阻抗校准电路被配置为生成用于阻抗匹配的阻抗码;编码器被配置为接收阻抗码并且基于阻抗码来生成延迟补偿信号。延迟电路被配置为输出从输入数据延迟了延迟值的延迟数据,延迟值基于延迟补偿信号被确定。前馈均衡器被配置为接收输入数据和延迟数据,并且基于用于输入数据的主系数和用于延迟数据的均衡系数对输入数据进行均衡以生成发送数据。

Patent Agency Ranking