公开(公告)号：CN118782609A

公开(公告)日：2024-10-15

申请号：CN202311506578.X

申请日：2023-11-13

Applicant: 三星电子株式会社

Inventor： 金孝珍 ,  黄东勋 ,  黄寅灿

IPC: H01L27/088 ,  H01L29/417 ,  H01L29/423 ,  H01L29/10 ,  H01L29/08

Abstract: 一种三维(3D)半导体器件包括：衬底，包括彼此相对的第一表面和第二表面；下有源区，在衬底的第一表面上，下有源区包括彼此电连接的下沟道图案和下源/漏图案；上有源区，在下有源区上，上有源区包括彼此电连接的上沟道图案和上源/漏图案；坝状图案，从下源/漏图案竖直地延伸到上源/漏图案；下有源接触部，电连接到下源/漏图案；上有源接触部，电连接到上源/漏图案；以及竖直过孔，沿坝状图案竖直地延伸以将下有源接触部电连接到上有源接触部。

公开(公告)号：CN117878118A

公开(公告)日：2024-04-12

申请号：CN202311314239.1

申请日：2023-10-11

Applicant: 三星电子株式会社

Inventor： 黄东勋 ,  黄寅灿 ,  金孝珍

IPC: H01L27/088 ,  H01L21/8234 ,  B82Y10/00

Abstract: 一种半导体装置包括：第一下纳米片；在第一下纳米片上的上隔离层；在上隔离层上的第一上纳米片；在第一上纳米片上的第一上源极/漏极区域；在第一上纳米片上的第二上源极/漏极区域；第一栅电极，其围绕第一下纳米片、上隔离层和第一上纳米片；第一栅极切口，其在第一栅电极的一侧并且从第一栅电极的下表面延伸到第一栅电极的上表面；第一通孔件，其在第一栅极切口内并且与第一栅电极绝缘；第一上源极/漏极接触件，其在第一上源极/漏极区域上并电连接到第一上源极/漏极区域；以及第二上源极/漏极接触件，其在第二上源极/漏极区域上并且将第二上源极/漏极区域与第一通孔件电连接。

公开(公告)号：CN115206969A

公开(公告)日：2022-10-18

申请号：CN202210392095.0

申请日：2022-04-14

Applicant: 三星电子株式会社

Inventor： 洪炳鹤 ,  宋昇炫 ,  朴玺韩 ,  李昇映 ,  黄寅灿

IPC: H01L27/092 ,  H01L21/8238

Abstract: 一种多堆叠半导体器件包括：多个下晶体管结构，布置在下堆叠上并包括分别被多个下栅极结构围绕的多个下鳍结构；多个上晶体管结构，布置在上堆叠上并包括分别被多个上栅极结构围绕的多个上鳍结构；以及在下堆叠上的下扩散中断结构和在上堆叠上的上扩散中断结构中的至少一个，其中下扩散中断结构形成在两个相邻下栅极结构之间，并使分别包括所述两个相邻下栅极结构的两个下晶体管结构彼此隔离，上扩散中断结构形成在两个相邻上栅极结构之间，并使分别包括所述两个相邻上栅极结构的两个上晶体管结构彼此隔离。

公开(公告)号：CN108573999B

公开(公告)日：2021-04-13

申请号：CN201711100178.3

申请日：2017-11-09

Applicant: 三星电子株式会社

Inventor： 全辉璨 ,  申宪宗 ,  张在兰 ,  黄寅灿

IPC: H01L29/06 ,  H01L29/78 ,  H01L21/336

Abstract: 一种集成电路装置及其制作方法。鳍型有源区在衬底上在第一水平方向上延伸。栅极线在所述鳍型有源区上在与所述第一水平方向交叉的第二水平方向上延伸。源极/漏极区在所述鳍型有源区中位于所述栅极线的一侧。绝缘盖平行于所述衬底延伸，所述栅极线及所述源极/漏极区排列在所述绝缘盖与所述衬底之间。源极/漏极触点垂直地延伸穿过所述绝缘盖，所述源极/漏极触点具有被所述绝缘盖覆盖的第一侧壁及连接到所述源极/漏极区的端部。鳍隔离绝缘单元垂直地延伸穿过所述绝缘盖而延伸到所述鳍型有源区中。所述源极/漏极区排列在所述鳍隔离绝缘单元与所述栅极线之间。

公开(公告)号：CN118829188A

公开(公告)日：2024-10-22

申请号：CN202311690427.4

申请日：2023-12-11

Applicant: 三星电子株式会社

Inventor： 黄寅灿 ,  赵敬熙 ,  李承勋

IPC: H10B10/00

Abstract: 一种半导体存储器装置，包括：衬底，其具有彼此相对的第一表面和第二表面；下有源区，其在第一表面上并包括第一下栅电极和第一下有源接触件；上有源区，其在下有源区上并包括第一上栅电极和与第一下有源接触件的至少一部分竖直地重叠的第一上有源接触件；第一连接结构，其将第一上有源接触件竖直地连接到第一下有源接触件；第一金属层，其在第一表面上；以及背侧金属层，其在第二表面上。第一上栅电极和第一下栅电极连接并形成第一栅电极。第一金属层包括将第一栅电极电连接到第一上有源接触件的第一节点线。

公开(公告)号：CN118263251A

公开(公告)日：2024-06-28

申请号：CN202311623101.X

申请日：2023-11-30

Applicant: 三星电子株式会社

Inventor： 黄东勋 ,  金庚浩 ,  文炳镐 ,  赵敬熙 ,  崔道永 ,  黄寅灿

IPC: H01L27/088 ,  H01L29/06 ,  H01L29/41 ,  H01L23/528 ,  H01L23/522

Abstract: 一种集成电路器件，包括：在第一方向上延伸的下绝缘线；在下绝缘线上方的多个下沟道线；分别在下绝缘线的相对侧和下沟道线之一的相对侧上的第一下栅极线和第二下栅极线；围绕下沟道线之一的上表面和下表面延伸并将第一下栅极线和第二下栅极线彼此连接的第三下栅极线；布置在下绝缘线下方并与第一下栅极线和第二下栅极线接触的外栅极线；在每个下沟道线的上表面上方的上绝缘线；在上绝缘线上方的多个上沟道线；以及围绕上沟道线之一延伸的上栅极线。

公开(公告)号：CN116960125A

公开(公告)日：2023-10-27

申请号：CN202310454111.9

申请日：2023-04-25

Applicant: 三星电子株式会社

Inventor： 白在职 ,  洪炳鹤 ,  黄寅灿 ,  徐康一

IPC: H01L27/088 ,  H01L21/8234

Abstract: 提供了一种多堆叠半导体器件和制造其的方法。该多堆叠半导体器件包括：衬底；下纳米片晶体管，包括下沟道结构、围绕下沟道结构并包括栅极电介质层的下栅极结构、在下沟道结构两端的下源极/漏极区、以及将下源极/漏极区与下栅极结构隔离的至少一个下内部间隔物；在下纳米片晶体管上的上纳米片晶体管，包括上沟道结构、围绕上沟道结构并包括栅极电介质层的上栅极结构、在上沟道结构两端的上源极/漏极区、以及将上源极/漏极区与上栅极结构隔离的至少一个上内部间隔物；以及在下沟道结构和上沟道结构之间的隔离结构，其中包括与形成下内部间隔物或上内部间隔物的材料相同的材料的间隔物结构形成在隔离结构侧面。

公开(公告)号：CN116825787A

公开(公告)日：2023-09-29

申请号：CN202310289118.X

申请日：2023-03-22

Applicant: 三星电子株式会社

Inventor： 朴玺韩 ,  李昇映 ,  黄寅灿

IPC: H01L27/092 ,  H01L21/8238

Abstract: 本公开涉及CMOS结构及其制造方法，该CMOS结构包括晶片、在晶片的正面的第一半导体器件和第二半导体器件、在晶片的背面的电源轨、在晶片的背面的背面配电网络(PDN)网格、以及在晶片的正面在第一半导体器件和第二半导体器件之上的正面信号布线线路。第二半导体器件堆叠在第一半导体器件上，背面PDN网格联接到电源轨，电源轨联接到第一半导体器件和第二半导体器件。

公开(公告)号：CN114388608A

公开(公告)日：2022-04-22

申请号：CN202110623194.0

申请日：2021-06-04

Applicant: 三星电子株式会社

Inventor： 洪炳鹤 ,  全辉璨 ,  黄寅灿 ,  徐康一 ,  宋昇炫

IPC: H01L29/06 ,  H01L29/08 ,  H01L29/78 ,  H01L27/088

Abstract: 提供了一种具有台阶式多堆叠晶体管结构的半导体装置。该半导体装置包括：基底；第一晶体管，形成在基底上方，第一晶体管包括多个第一纳米片层的第一沟道组、围绕第一纳米片层的第一栅极结构以及在第一沟道组的两端处的第一源区/漏区和第二源区/漏区；以及第二晶体管，在竖直方向上形成在第一晶体管上方，第二晶体管包括多个第二纳米片层的第二沟道组、围绕第二纳米片层的第二栅极结构以及在第二沟道组的两端处的第三源区/漏区和第四源区/漏区，其中，第一沟道组具有比第二沟道组的宽度大的宽度，其中，第一纳米片层的数量比第二纳米片层的数量小，并且其中，第一纳米片层的有效沟道宽度的总和基本上等于第二纳米片层的有效沟道宽度的总和。

公开(公告)号：CN118486691A

公开(公告)日：2024-08-13

申请号：CN202410172884.2

申请日：2024-02-06

Applicant: 三星电子株式会社

Inventor： 文炳镐 ,  黄寅灿 ,  崔道永

IPC: H01L27/088 ,  H01L21/8234 ,  H01L29/423

Abstract: 一种堆叠式集成电路器件，包括：下有源区；下栅极图案，围绕下有源区；下介电层，在下有源区与下栅极图案之间；中间绝缘层，在下有源区上；上有源区，在中间绝缘层上；上栅极图案，围绕上有源区并且覆盖下栅极图案；以及上介电层，在上有源区与上栅极图案之间，其中，下栅极图案的上表面在竖直方向上位于比中间绝缘层的上表面低的位置，并且下栅极图案围绕中间绝缘层的侧表面的至少一部分。