公开(公告)号：CN110277295B

公开(公告)日：2021-05-04

申请号：CN201910109891.7

申请日：2019-02-11

Applicant: 三星电子株式会社

Inventor： 全尚珍 ,  崔日燮 ,  朴珍永 ,  朴赞训 ,  朴皓用 ,  邦晋荣 ,  严正焕 ,  韩济愚

IPC: H01J37/32 ,  H01L21/683

Abstract: 提供了用于制造半导体器件的系统和方法。所述用于制造半导体器件的系统可以包括：腔室；静电卡盘，用于装载基底；电源，将RF功率提供到静电卡盘；阻抗匹配器，位于电源与静电卡盘之间；功率传输单元，将静电卡盘连接到阻抗匹配器。功率传输单元可以包括功率杆和同轴电缆，功率杆连接到静电卡盘并且具有第一外径。同轴电缆可以包括内线、外线以及位于内线与外线之间的介电材料。内线将功率杆连接到阻抗匹配器并且具有比第一外径小的第二外径。外线连接到腔室且被设置为包围内线，并且具有比第一外径小且比第二外径大的第一内径。第一内径与第二外径的比大于介电材料的介电常数并且小于介电材料的介电常数的三倍。

公开(公告)号：CN110096722A

公开(公告)日：2019-08-06

申请号：CN201811524793.1

申请日：2018-12-13

Applicant: 三星电子株式会社

Inventor： 朴珍永

IPC: G06F17/50

Abstract: 公开了一种包括程序代码的计算机可读介质和一种制造半导体装置的方法。程序代码在由处理器执行时使处理器执行以下步骤：在层上布置电有效图案，电有效图案具有第一宽度和第一最小余量区域；在所述层上布置第一虚设图案，第一虚设图案具有比第一宽度宽的第二宽度并且具有第二最小余量区域；以及基于电有效图案和第一虚设图案的面积的总和与所述层的面积的比是否在参考范围以内，在所述层上布置第二虚设图案，第二虚设图案具有第三宽度和第三最小余量区域。

公开(公告)号：CN110277295A

公开(公告)日：2019-09-24

申请号：CN201910109891.7

申请日：2019-02-11

Applicant: 三星电子株式会社

Inventor： 全尚珍 ,  崔日燮 ,  朴珍永 ,  朴赞训 ,  朴皓用 ,  邦晋荣 ,  严正焕 ,  韩济愚

IPC: H01J37/32 ,  H01L21/683

Abstract: 提供了用于制造半导体器件的系统和方法。所述用于制造半导体器件的系统可以包括：腔室；静电卡盘，用于装载基底；电源，将RF功率提供到静电卡盘；阻抗匹配器，位于电源与静电卡盘之间；功率传输单元，将静电卡盘连接到阻抗匹配器。功率传输单元可以包括功率杆和同轴电缆，功率杆连接到静电卡盘并且具有第一外径。同轴电缆可以包括内线、外线以及位于内线与外线之间的介电材料。内线将功率杆连接到阻抗匹配器并且具有比第一外径小的第二外径。外线连接到腔室且被设置为包围内线，并且具有比第一外径小且比第二外径大的第一内径。第一内径与第二外径的比大于介电材料的介电常数并且小于介电材料的介电常数的三倍。