公开(公告)号：CN110556384A

公开(公告)日：2019-12-10

申请号：CN201910454994.7

申请日：2019-05-29

Applicant: 三星电子株式会社

Inventor： 崔康润 ,  李吉成 ,  李东植 ,  任庸植 ,  赵恩锡

IPC: H01L27/11529 ,  H01L27/11556 ,  H01L27/11573 ,  H01L27/11582

Abstract: 提供了一种三维半导体存储器装置，该三维半导体存储器装置包括：基底；第一堆叠结构和第二堆叠结构，在基底上彼此相邻；第一共源极塞，位于第一堆叠结构与第二堆叠结构之间；第二共源极塞，位于第一堆叠结构与第二堆叠结构之间；以及竖直介电结构，位于第一共源极塞与第二共源极塞之间。第一堆叠结构和第二堆叠结构中的每个可以包括交替地堆叠在基底上的多个绝缘层和多个电极。第一共源极塞可以连接到基底。第二共源极塞可以与基底分隔开。

公开(公告)号：CN1658573A

公开(公告)日：2005-08-24

申请号：CN200510009463.5

申请日：2005-02-18

Applicant: 三星电子株式会社

Inventor： 任庸植

IPC: H04L12/24 ,  H04L29/06

CPC classification number: H04L41/0213 ,  H04L41/046

Abstract: 一种软永久虚电路(PVC)网络管理系统及相应的方法，包括：多个被管理系统；上层管理器，用于从多个被管理系统取得管理对象(MO)的信息并向所述MO发出指令；工作站，包含各个代理，所述代理以一对一的方式连接到多个被管理系统上，用于代表上层管理器，向多个被管理系统传递来自上层管理器的指令，以及向上层管理器传递来自多个被管理系统的MO信息，工作站以集成化的方式管理各个代理。

公开(公告)号：CN1518089A

公开(公告)日：2004-08-04

申请号：CN200410001967.8

申请日：2004-01-16

Applicant: 三星电子株式会社

Inventor： 姜大雄 ,  金泓秀 ,  崔正达 ,  朴奎灿 ,  曹盛纯 ,  任庸植 ,  场成男

IPC: H01L21/76 ,  H01L21/31 ,  H01L21/02

CPC classification number: H01L27/11521 ,  H01L27/115 ,  H01L27/11526 ,  H01L27/11543

Abstract: 本发明提供制造具有多栅极绝缘层的半导体装置的方法以及由此制造的半导体装置。该方法包括在半导体衬底的第一区域和第二区域分别形成垫绝缘层和初始高电压栅极绝缘层。穿过垫绝缘层并掩埋在半导体衬底中的第一隔离层被形成以定义第一区域中的第一有源区，而穿过初始高电压绝缘层并掩埋在半导体衬底中的第二隔离层被形成以定义第二区域中的第二有源区。随后垫绝缘层被去除以露出第一有源区。低电压绝缘层形成在露出的第一有源区上。因此，可以使得在去除垫绝缘层以便在邻近第一隔离层的有源区上形成低电压栅极绝缘层的过程中形成在第一隔离层边缘处的凹陷区域(凹槽区域)的深度被最小化，并且它能够防止凹槽区域形成在第二隔离层的边缘处。

公开(公告)号：CN110556384B

公开(公告)日：2023-09-12

申请号：CN201910454994.7

申请日：2019-05-29

Applicant: 三星电子株式会社

Inventor： 崔康润 ,  李吉成 ,  李东植 ,  任庸植 ,  赵恩锡

IPC: H10B41/41 ,  H10B41/27 ,  H10B43/40 ,  H10B43/27

Abstract: 提供了一种三维半导体存储器装置，该三维半导体存储器装置包括：基底；第一堆叠结构和第二堆叠结构，在基底上彼此相邻；第一共源极塞，位于第一堆叠结构与第二堆叠结构之间；第二共源极塞，位于第一堆叠结构与第二堆叠结构之间；以及竖直介电结构，位于第一共源极塞与第二共源极塞之间。第一堆叠结构和第二堆叠结构中的每个可以包括交替地堆叠在基底上的多个绝缘层和多个电极。第一共源极塞可以连接到基底。第二共源极塞可以与基底分隔开。

公开(公告)号：CN101211860B

公开(公告)日：2011-09-14

申请号：CN200710305754.8

申请日：2007-12-28

Applicant: 三星电子株式会社

Inventor： 沈载煌 ,  任庸植 ,  金奇南 ,  朴载宽

IPC: H01L21/8247 ,  H01L21/768 ,  H01L21/027

CPC classification number: H01L27/11524 ,  H01L27/115 ,  H01L27/11521 ,  Y10S438/954

Abstract: 一种形成非易失性存储器件的方法，包括形成第一掩模图形，该第一掩模图形在其间可以具有相对大的距离。形成保形地覆盖第一掩模图形的距离调整层。在第一掩模图形之间的距离调整层上的沟槽中形成第二掩模图形。

公开(公告)号：CN101211860A

公开(公告)日：2008-07-02

申请号：CN200710305754.8

申请日：2007-12-28

Applicant: 三星电子株式会社

Inventor： 沈载煌 ,  任庸植 ,  金奇南 ,  朴载宽

IPC: H01L21/8247 ,  H01L21/768 ,  H01L21/027

CPC classification number: H01L27/11524 ,  H01L27/115 ,  H01L27/11521 ,  Y10S438/954

Abstract: 一种形成非易失性存储器件的方法，包括形成第一掩模图形，该第一掩模图形在其间可以具有相对大的距离。形成保形地覆盖第一掩模图形的距离调整层。在第一掩模图形之间的距离调整层上的沟槽中形成第二掩模图形。

公开(公告)号：CN100373584C

公开(公告)日：2008-03-05

申请号：CN200410001967.8

申请日：2004-01-16

Applicant: 三星电子株式会社

Inventor： 姜大雄 ,  金泓秀 ,  崔正达 ,  朴奎灿 ,  曹盛纯 ,  任庸植 ,  场成男

IPC: H01L21/76 ,  H01L21/31 ,  H01L21/02

CPC classification number: H01L27/11521 ,  H01L27/115 ,  H01L27/11526 ,  H01L27/11543

Abstract: 本发明提供制造具有多栅极绝缘层的半导体装置的方法以及由此制造的半导体装置。该方法包括在半导体衬底的第一区域和第二区域分别形成垫绝缘层和初始高电压栅极绝缘层。穿过垫绝缘层并掩埋在半导体衬底中的第一隔离层被形成以定义第一区域中的第一有源区，而穿过初始高电压绝缘层并掩埋在半导体衬底中的第二隔离层被形成以定义第二区域中的第二有源区。随后垫绝缘层被去除以露出第一有源区。低电压绝缘层形成在露出的第一有源区上。因此，可以使得在去除垫绝缘层以便在邻近第一隔离层的有源区上形成低电压栅极绝缘层的过程中形成在第一隔离层边缘处的凹陷区域(凹槽区域)的深度被最小化，并且它能够防止凹槽区域形成在第二隔离层的边缘处。

公开(公告)号：CN1815978A

公开(公告)日：2006-08-09

申请号：CN200510129648.X

申请日：2005-12-14

Applicant: 三星电子株式会社

Inventor： 任庸植

IPC: H04L12/24

CPC classification number: H04L41/0233 ,  H04L41/046

Abstract: 一种使用代表性对象实例的配置管理系统和方法，用于通过代表性对象实例调用关于未登记对象实例的信息，以便能够积极地管理节点(包括产生、删除、改变和检索)。在本发明的设备中，在管理系统的初始化期间，代理存储关于系统配置的初始化信息作为对象信息，并且产生表示对象信息的代表性对象实例。当从网络关系系统(NMS)管理器接收到对象调用时，代理通过代表性对象实例执行针对调用对象的命令，并且将命令的结果传递到NMS管理器。