公开(公告)号：CN110556384B

公开(公告)日：2023-09-12

申请号：CN201910454994.7

申请日：2019-05-29

Applicant: 三星电子株式会社

Inventor： 崔康润 ,  李吉成 ,  李东植 ,  任庸植 ,  赵恩锡

IPC: H10B41/41 ,  H10B41/27 ,  H10B43/40 ,  H10B43/27

Abstract: 提供了一种三维半导体存储器装置，该三维半导体存储器装置包括：基底；第一堆叠结构和第二堆叠结构，在基底上彼此相邻；第一共源极塞，位于第一堆叠结构与第二堆叠结构之间；第二共源极塞，位于第一堆叠结构与第二堆叠结构之间；以及竖直介电结构，位于第一共源极塞与第二共源极塞之间。第一堆叠结构和第二堆叠结构中的每个可以包括交替地堆叠在基底上的多个绝缘层和多个电极。第一共源极塞可以连接到基底。第二共源极塞可以与基底分隔开。

公开(公告)号：CN111370417B

公开(公告)日：2024-07-19

申请号：CN201910954716.8

申请日：2019-10-09

Applicant: 三星电子株式会社

Inventor： 崔康润 ,  李东植 ,  金钟源 ,  李吉成 ,  赵恩锡 ,  崔炳镕 ,  黄盛珉

IPC: H10B41/41 ,  H10B41/42 ,  H10B41/27 ,  H10B43/40 ,  H10B43/27

Abstract: 一种三维半导体存储器件包括：衬底，所述衬底包括单元阵列区域和连接区域，所述衬底包括形成在所述连接区域上的虚设沟槽；电极结构，所述电极结构位于所述衬底上并且包括在所述连接区域上具有阶梯结构竖直堆叠的电极；虚设绝缘结构，所述虚设绝缘结构设置在所述虚设沟槽中，所述虚设绝缘结构包括与所述衬底和所述电极结构间隔开的蚀刻停止图案；单元沟道结构，所述单元沟道结构设置在所述单元阵列区域上，并且穿过所述电极结构且与所述衬底接触；以及虚设沟道结构，所述虚设沟道结构设置在所述连接区域上，并且穿过所述电极结构和所述虚设绝缘结构的一部分且与所述蚀刻停止图案接触。

公开(公告)号：CN111370417A

公开(公告)日：2020-07-03

申请号：CN201910954716.8

申请日：2019-10-09

Applicant: 三星电子株式会社

Inventor： 崔康润 ,  李东植 ,  金钟源 ,  李吉成 ,  赵恩锡 ,  崔炳镕 ,  黄盛珉

IPC: H01L27/11529 ,  H01L27/11531 ,  H01L27/11556 ,  H01L27/11573 ,  H01L27/11582

Abstract: 一种三维半导体存储器件包括：衬底，所述衬底包括单元阵列区域和连接区域，所述衬底包括形成在所述连接区域上的虚设沟槽；电极结构，所述电极结构位于所述衬底上并且包括在所述连接区域上具有阶梯结构竖直堆叠的电极；虚设绝缘结构，所述虚设绝缘结构设置在所述虚设沟槽中，所述虚设绝缘结构包括与所述衬底和所述电极结构间隔开的蚀刻停止图案；单元沟道结构，所述单元沟道结构设置在所述单元阵列区域上，并且穿过所述电极结构且与所述衬底接触；以及虚设沟道结构，所述虚设沟道结构设置在所述连接区域上，并且穿过所述电极结构和所述虚设绝缘结构的一部分且与所述蚀刻停止图案接触。

公开(公告)号：CN110556384A

公开(公告)日：2019-12-10

申请号：CN201910454994.7

申请日：2019-05-29

Applicant: 三星电子株式会社

Inventor： 崔康润 ,  李吉成 ,  李东植 ,  任庸植 ,  赵恩锡

IPC: H01L27/11529 ,  H01L27/11556 ,  H01L27/11573 ,  H01L27/11582

Abstract: 提供了一种三维半导体存储器装置，该三维半导体存储器装置包括：基底；第一堆叠结构和第二堆叠结构，在基底上彼此相邻；第一共源极塞，位于第一堆叠结构与第二堆叠结构之间；第二共源极塞，位于第一堆叠结构与第二堆叠结构之间；以及竖直介电结构，位于第一共源极塞与第二共源极塞之间。第一堆叠结构和第二堆叠结构中的每个可以包括交替地堆叠在基底上的多个绝缘层和多个电极。第一共源极塞可以连接到基底。第二共源极塞可以与基底分隔开。