一种内嵌微通道散热结构的射频收发模块

    公开(公告)号:CN118354517A

    公开(公告)日:2024-07-16

    申请号:CN202410781881.9

    申请日:2024-06-18

    Abstract: 本发明公开了一种内嵌微通道散热结构的射频收发模块,包括单通道发射链路、单通道接收链路、公共端口以及内嵌式液冷散热微通道。射频收发功能均通过裸片式射频芯片进行实现,包括射频收发开关、功率放大器以及低噪声放大器,采用SMP射频同轴连接器实现与外部的互联。微通道散热结构内嵌于模块基板中,基板主体采用PCB材料,在基板中刻蚀通道结构后使用两层基板进行堆叠密封而成,通过冷却工质直接冲击芯片底部进行热交换,提高热交换效率,减小热阻。本发明射频工作带宽大,散热结构紧凑,材料成本低,散热效果良好,具有超宽带、高性能、小型化、集成化、轻量化的特点。

    基于内嵌流道的GaN大功率器件异质集成T/R组件

    公开(公告)号:CN119881809A

    公开(公告)日:2025-04-25

    申请号:CN202510330046.8

    申请日:2025-03-20

    Inventor: 姚小江 陆伊洲

    Abstract: 本发明公开了基于内嵌流道的GaN大功率器件异质集成T/R组件,属于相控阵雷达T/R组件领域,包括封装壳体、LTCC基板、PCB基板、射频同轴连接器、低频连接器、电源调制电路、波束驱动控制电路以及收发通道电路;T/R组件包括4路收发通道,T/R组件的工作频段为2GHz‑6GHz;T/R组件的发射通道芯片包括射频驱动放大器芯片和末级射频功率放大器芯片;T/R组件的接收通道芯片包括射频限幅低噪多功能芯片;T/R组件的公共部分芯片包括波控驱动器芯片、射频多功能芯片、射频开关芯片以及功分器芯片。T/R组件可广泛应用于频段2GHz‑6GHz的相控阵雷达系统,在实现高性能的同时确保系统的热管理需求。

    一种基于AXI总线实现矩阵SVD分解的硬件加速系统

    公开(公告)号:CN118153494B

    公开(公告)日:2024-12-20

    申请号:CN202410578790.5

    申请日:2024-05-11

    Inventor: 刘上 王静

    Abstract: 本发明公开了一种基于AXI总线实现矩阵SVD分解的硬件加速系统,该系统包括硬件数学加速器、DMA、RAM、寄存器、FIFO及AXI总线模块,并涵盖了软硬件协同工作的驱动程序;所述原理是通过外部驱动写入指令,利用该系统来执行SVD计算的子功能,在寄存器及RAM中进行数据的读写操作,并通过AXI总线与外部系统实现内外数据交换;所述的硬件数学加速器内具有4个三角函数模块,在SVD进行迭代计算时可调动这4个模块进行并行计算,从而缩短计算的时钟周期;本发明采用了64个64比特的寄存器和4个32KB的RAM,可满足大规模高阶矩阵的存储需求,同时支持单、双精度的计算;通过写指令来配置内部硬件加速系统的功能,提高了系统的灵活性和可配置性,可满足不同的应用需求。

    一种免键合、免对准实现芯片3D垂直堆叠的方法

    公开(公告)号:CN118486598A

    公开(公告)日:2024-08-13

    申请号:CN202410395662.7

    申请日:2024-04-02

    Abstract: 本发明属于芯片制造工艺的领域,公开了一种免键合、免对准实现芯片3D堆叠的方法,采用磁控溅射设备在芯片的金属薄层上生成致密、单一取向的单晶硅薄层,再通过掺杂、刻蚀等工艺构造上层芯片,实现真正意义上的3D垂直堆叠。本发明的优点在于:工艺简单快速、工序少、便于重复堆叠、室温制备、产生应力小、普适性强、安全无污染、平整度高、界面特性陡峭、有利于低功耗设计等。通过本发明实现的3D堆叠芯片具有互连长度短、翘曲度小、形变小、自掺杂效应小、结构设计高度灵活、接触性能好、界面性能优的特点,可广泛用于高性能芯片制造、光伏、航天航空、传感电路等领域。

    一种基于AXI总线实现矩阵SVD分解的硬件加速系统

    公开(公告)号:CN118153494A

    公开(公告)日:2024-06-07

    申请号:CN202410578790.5

    申请日:2024-05-11

    Inventor: 刘上 王静

    Abstract: 本发明公开了一种基于AXI总线实现矩阵SVD分解的硬件加速系统,该系统包括硬件数学加速器、DMA、RAM、寄存器、FIFO及AXI总线模块,并涵盖了软硬件协同工作的驱动程序;所述原理是通过外部驱动写入指令,利用该系统来执行SVD计算的子功能,在寄存器及RAM中进行数据的读写操作,并通过AXI总线与外部系统实现内外数据交换;所述的硬件数学加速器内具有4个三角函数模块,在SVD进行迭代计算时可调动这4个模块进行并行计算,从而缩短计算的时钟周期;本发明采用了64个64比特的寄存器和4个32KB的RAM,可满足大规模高阶矩阵的存储需求,同时支持单、双精度的计算;通过写指令来配置内部硬件加速系统的功能,提高了系统的灵活性和可配置性,可满足不同的应用需求。

    一种基于LTCC的四通道X波段三维堆叠结构TR组件

    公开(公告)号:CN116500549B

    公开(公告)日:2023-11-07

    申请号:CN202310769994.2

    申请日:2023-06-28

    Abstract: 本发明公开了一种基于LTCC的四通道X波段三维堆叠结构TR组件,包括射频SMP连接器、矩形电连接器、多块单片微波集成电路MMIC芯片和上下两层LTCC电路基板;MMIC芯片包括多功能芯片、驱动放大器芯片、功率放大器芯片、限幅器芯片、低噪声放大器芯片、电源调制芯片、PMOS管芯片和负压基准芯片;MMIC芯片通过硅通孔技术TSV和球栅阵列封装技术BGA集成在LTCC电路基板的接收电路通道和发射电路通道上。本发明结构紧凑,体积小,布线密度高,化学性能稳定,具有多通道、高性能、高可靠性、高集成度、轻型化、低功耗、散热性好的特点,可广泛应用于机载、舰载、星载相控阵雷达和通信领域中。

    一种无掩膜制备氧化锌阵列的方法

    公开(公告)号:CN118308687B

    公开(公告)日:2024-11-08

    申请号:CN202410736853.5

    申请日:2024-06-07

    Abstract: 本申请公开了一种无掩膜制备氧化锌阵列的方法,属于半导体工艺技术领域;本申请采用磁控溅射与激光干涉相结合的方式,在磁控溅射沉积薄膜的同时,利用激光干涉在衬底表面形成图案化的光强分布,从而使衬底各位置产生与光强相对应的热梯度分布;激光通过改变表面吸附原子动力学从而诱导表面形貌生长;与传统制备图案化阵列微纳结构的方法相比,本申请具有工艺简单、成本低、制备周期短、无杂质、环境友好、无需光刻胶、无掩膜、图样可调等优点;通过本发明制备的周期性图案化纳米结构可以具有发光,滤波,双极性晶体管特性,可广泛用于光电显示、透明电极、光伏、探测器、压电传感器、低维集成器件制备等领域。

    一种无掩膜制备氧化锌阵列的方法

    公开(公告)号:CN118308687A

    公开(公告)日:2024-07-09

    申请号:CN202410736853.5

    申请日:2024-06-07

    Abstract: 本申请公开了一种无掩膜制备氧化锌阵列的方法,属于半导体工艺技术领域;本申请采用磁控溅射与激光干涉相结合的方式,在磁控溅射沉积薄膜的同时,利用激光干涉在衬底表面形成图案化的光强分布,从而使衬底各位置产生与光强相对应的热梯度分布;激光通过改变表面吸附原子动力学从而诱导表面形貌生长;与传统制备图案化阵列微纳结构的方法相比,本申请具有工艺简单、成本低、制备周期短、无杂质、环境友好、无需光刻胶、无掩膜、图样可调等优点;通过本发明制备的周期性图案化纳米结构可以具有发光,滤波,双极性晶体管特性,可广泛用于光电显示、透明电极、光伏、探测器、压电传感器、低维集成器件制备等领域。

    一种激光诱导无光刻沉积单晶硅周期性点阵的方法

    公开(公告)号:CN118028968A

    公开(公告)日:2024-05-14

    申请号:CN202410142145.9

    申请日:2024-02-01

    Inventor: 王静 关红炜

    Abstract: 本申请公开了一种激光诱导无光刻沉积单晶硅周期性点阵的方法,属于半导体工艺技术领域,在沉积薄膜时,将激光照射在衬底表面,激光干涉产生点状的光强分布,导致衬底上各位置的热梯度分布呈点阵状,因而点阵处薄膜沉积速率更快,从而诱导沉积单晶硅周期性点阵结构。与传统制备周期性微纳结构的方法相比,本申请具有工艺简单、成本低、快速、无杂质、无需光刻胶等优点。通过本发明制备的周期性结构可以具有发光,滤波,双极性晶体管特性,可广泛用于表面增强拉曼散射、传感器、探测器、光电显示和微纳晶体管制造等领域。

Patent Agency Ranking