公开(公告)号：CN1892894A

公开(公告)日：2007-01-10

申请号：CN200610093689.2

申请日：2006-06-15

Applicant: 秦蒙达股份公司

Inventor： P·格雷戈里乌斯 ,  M·施特赖布尔 ,  P·瓦尔纳 ,  T·里克斯

IPC: G11C7/10

CPC classification number: G06F13/4243 ,  G11C7/1051 ,  G11C7/106 ,  G11C7/1078 ,  G11C7/1087 ,  G11C2207/107

Abstract: 高速接口电路在包括存储核心、第一接口电路部分和第二接口电路部分的半导体存储器芯片中实现。第一接口电路部分可连接到写数据/命令和地址信号总线上，包括写数据/命令和地址再驱动器/传输器路径(其可以是透明的并且不包括任何时钟信号同步电路)以及包含串并转换和同步装置的主写信号路径，该串并转换和同步装置用于使所接收的写数据/命令和地址信号与基准时钟信号同步并且将经并行转换的写信号传送到存储核心。第二接口电路部分可连接到读数据总线上并且包括：透明读数据再驱动器/传输器路径以及主读信号路径。

公开(公告)号：CN1905160A

公开(公告)日：2007-01-31

申请号：CN200610106351.6

申请日：2006-07-14

Applicant: 秦蒙达股份公司

Inventor： M·戈德巴赫 ,  D·吴

IPC: H01L21/8238 ,  H01L27/092

CPC classification number: H01L21/823857

Abstract: 本发明提供一种集成半导体结构的制造方法和相应的集成半导体结构。该制造方法包括以下步骤：提供具有上表面(0)和具有第一和第二晶体管区域(T1、T2)的半导体衬底(1)；其中所述第一晶体管区域(T1)是n－MOSFET区域以及第二晶体管区域(T2)是p－MOSFET区域；在所述第一和第二晶体管区域(T1、T2)上形成栅极结构，其包括在所述第一和第二晶体管区域(T1、T2)的每一个中的至少一层栅极介电层(2，3，10c，17，25)和一层栅极层(4；35；50，60)；其中所述第二晶体管区域(T2)中的所述栅极层(4；35；60)由负掺杂的多晶硅构成；其中所述第一晶体管区域(T1)中的所述至少一层栅极介电层(2，10c，17)包括第一介电层(2，10c，17)；其中所述第二晶体管区域(T2)中的所述至少一层栅极介电层(2，3，10c，25，25′)包括位于所述第二晶体管区域(T2)中的所述栅极层(4；35；60)附近的界面介电层(2；25；25′)，该界面介电层(2；25；25′)在所述第二晶体管区域(T2)中的所述栅极层(4；35；60)上形成包含Al2O3的界面，产生费米钉扎效应；以及其中所述第一晶体管区域(T1)不包括所述界面介电层(2；25；25′)。

公开(公告)号：CN1897240A

公开(公告)日：2007-01-17

申请号：CN200610092825.6

申请日：2006-06-19

Applicant: 秦蒙达股份公司

Inventor： J·汤马斯 ,  O·舍菲尔德

IPC: H01L21/60 ,  H01L25/00 ,  H01L25/065 ,  H01L23/488

CPC classification number: H01L25/0657 ,  H01L25/105 ,  H01L2224/32225 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/48471 ,  H01L2224/73265 ,  H01L2225/06513 ,  H01L2225/0652 ,  H01L2225/06541 ,  H01L2225/06551 ,  H01L2225/06572 ,  H01L2225/06589 ,  H01L2225/1023 ,  H01L2225/1058 ,  H01L2225/1094 ,  H01L2924/14 ,  H01L2924/15311 ,  H01L2924/00014 ,  H01L2924/00

Abstract: 本发明涉及一种多芯片器件，它包括一些芯片堆叠，每个堆叠包含许多相互叠置的单芯片，其中被叠置的单芯片由一个或几个穿过至少一个单芯片的通过芯片的连线相互电连接，同时衬底提供一个或多个第一接触元件，其中每个第一接触元件与通过芯片的连线之一接触，并提供一个或多个与此第一接触元件电接触的第二接触元件，其中那些芯片堆叠相互叠置，而且芯片堆叠之一的每个第二接触元件安置成与相邻芯片叠置的一个或多个第三接触元件相接触。

公开(公告)号：CN1892908A

公开(公告)日：2007-01-10

申请号：CN200610101605.5

申请日：2006-06-30

Applicant: 秦蒙达股份公司

Inventor： T·勒尔 ,  J·韦勒

IPC: G11C16/04 ,  G11C16/10 ,  G11C11/56

CPC classification number: G11C16/12

Abstract: 编程电压被施加到源极和漏极，以便在存储单元的沟道的一端处产生热空穴注入。通过将中间抑制电压施加到邻近的位线来避免不期望的对相邻存储单元的编程。这通过将所有位线预充电到抑制电压来完成，即或者通过接连地将抑制电压单独施加到每条位线、或者通过将较高和较低编程电压都施加到一半位线并然后短路所有位线以产生中间电压来完成。

公开(公告)号：CN1885430A

公开(公告)日：2006-12-27

申请号：CN200610094660.6

申请日：2006-06-22

Applicant: 秦蒙达股份公司

Inventor： M·弗里伯恩

IPC: G11C11/4091 ,  G11C11/413

CPC classification number: G11C7/1051 ,  G11C7/1012 ,  G11C7/1045 ,  G11C7/106 ,  G11C7/1066 ,  G11C11/40615 ,  G11C11/4093 ,  G11C11/4096

Abstract: 一种存储器装置，包括：用于存储数据的存储器阵列；用于在读操作中作为该存储器装置的输出提供从该存储器阵列检索的数据的数据焊盘；并行读数据路径，各耦合于存储器阵列与数据焊盘之间，其中并行读数据路径包括可以以不同操作模式操作的同步数据路径和异步数据路径；以及模式选择器，用于选择并行读数据路径的其中之一以将从该存储器阵列检索的数据提供到该数据焊盘。

公开(公告)号：CN1893083A

公开(公告)日：2007-01-10

申请号：CN200610100187.8

申请日：2006-06-30

Applicant: 秦蒙达股份公司

Inventor： A·格拉哈姆 ,  G·迪斯伯格 ,  W·施泰因赫格尔

IPC: H01L27/108 ,  H01L21/8242

CPC classification number: H01L28/60 ,  H01L27/10852

Abstract: 公开了一种DRAM堆叠电容器及其其制造方法。该DRAM堆叠电容器形成有包括导电碳层的第一电容器电极、电容器介电层和第二电容器电极。

公开(公告)号：CN1877529A

公开(公告)日：2006-12-13

申请号：CN200610099643.1

申请日：2006-06-08

Applicant: 秦蒙达股份公司

Inventor： A·芬

IPC: G06F9/445

CPC classification number: G11C29/16 ,  G06F9/445 ,  G11C2029/0401

Abstract: 一种控制存储设备操作的方法，包括步骤：提供一存储设备，其包括一微控制器，一被设置为存储程序文件并和所述微控制器相连的容错信息库，以及一存储外部源提供的数据的存储阵列，进一步产生一个事件，响应于所述事件，将存储在所述存储阵列里的第一程序文件加载到所述信息库的第一段，并且为了执行所述存储设备的操作，通过所述微控制器执行所述程序文件。该方法和设备，其特征在于一可重写的信息库段可以有在闪存的区域里被实施的好处。程序文件可以包括例如太大而不能被永久存储在闪存设备信息库里的BIST算法的软件包。

公开(公告)号：CN1893082A

公开(公告)日：2007-01-10

申请号：CN200610093691.X

申请日：2006-06-15

Applicant: 秦蒙达股份公司

Inventor： M·波普 ,  F·雅库鲍斯基 ,  J·何茨 ,  L·海涅克

IPC: H01L27/108 ,  H01L23/522 ,  H01L21/8242 ,  H01L21/768

CPC classification number: H01L29/945 ,  H01L21/26586 ,  H01L27/0207 ,  H01L27/10823 ,  H01L27/10829 ,  H01L27/10873 ,  H01L27/10885 ,  H01L27/10891 ,  H01L27/10894

Abstract: 一种存储单元阵列包含具有存储电容器与存取晶体管的存储单元。该存取晶体管形成于有源区中。该存储单元阵列进一步包含定向于第一方向的位线以及定向于第二方向的字线。该有源区在该第二方向上延伸。该晶体管的每个栅电极的底侧被配置于每个字线的底侧之下。此外，该字线被配置于该位线之上。

公开(公告)号：CN1885277A

公开(公告)日：2006-12-27

申请号：CN200610106474.X

申请日：2006-06-23

Applicant: 秦蒙达股份公司

Inventor： Y·福库佐

IPC: G06F12/00

CPC classification number: G11C11/4093 ,  G06F13/1673 ,  G11C7/10

Abstract: 一种SDRAM存储器芯片设备包括用于操作非易失性存储器例如NAND闪存的非易失性存储控制器和FIFO存储缓冲器。该FIFO存储缓冲器用来操作FIFO缓冲器阵列和该非易失性存储器之间的背景存储和加载操作，同时主机系统比如CPU与该SDRAM工作存储器交换数据。因此，该SDRAM存储器芯片设备与传统SDRAM标准相比具有至少两个附加引脚以用于生成一组附加命令。这些命令由该FIFO存储缓冲器利用以管理在该FIFO缓冲器和该非易失性存储器以及该易失性SDRAM存储器中的一个之间的数据传输。两个反映该闪存存储器状态的另外的引脚提供由该主机系统发出的适当的加载或存储信号。

公开(公告)号：CN1909107A

公开(公告)日：2007-02-07

申请号：CN200610093855.9

申请日：2006-06-20

Applicant: 秦蒙达股份公司

Inventor： S·穆夫 ,  S·拉格胡拉姆

IPC: G11C5/06

CPC classification number: G11C5/04 ,  H05K1/144 ,  H05K3/366 ,  H05K2201/045 ,  H05K2201/10189 ,  H05K2203/1572

Abstract: 本发明涉及了存储器扩展存储器模块，存储器模块系统和存储器模块，包括至少一个存储器(111a，111b，212a，212b)和用于连接该存储器模块(100，200)至计算机系统(1)的一个连接器装置(110，210)，其中所述存储器模块(100，200)还包括表面安装连接器装置(103a，103b，103c，203a，203b，203c)，用于连接存储器扩展存储器模块(102，202)至所述存储器模块(100，200)。而且，本发明还涉及制造存储器模块(100，101)的方法，该存储器模块包括至少一个存储器(111a，111b，111c，111d)和用于连接存储器扩展存储器模块(102，202)至所述存储器模块(100，101)的至少一个连接器装置(103a，103b，103c，103d，103e，103f)，其中所述至少一个存储器(111a，111b，212a，212b)和所述至少一个连接器装置(103a，103b，103c，203a，203b，203c)在单一一个制造步骤中连接所述存储器模块(100，101)。