一种用于晶片允收测试的测试结构

    公开(公告)号:CN110379795A

    公开(公告)日:2019-10-25

    申请号:CN201810326573.1

    申请日:2018-04-12

    Inventor: 赵峰 许秋林

    Abstract: 本发明提供了一种用于晶片允收测试的测试结构,所述测试结构包括多个过孔、顶端金属层以及底端金属层,其中,多个过孔通过交替的顶端金属层和底端金属层将多个过孔连接为过孔链,过孔链中过孔的间距范围为0.1um-10um;多个过孔包括多个子区间,各子区间内的过孔之间具有不同的间距;多个过孔组成过孔阵列,过孔阵列包括多个子区域,各子区域内的过孔之间具有不同的间距。该测试结构由多种间距过孔的排布,使得对不同间距大小敏感的异常都能捕捉到,从而在晶片允收测试中,在体现过孔链的阻值上,能够更为准确、有效地实现过孔工艺的监控。

    一种正负压电荷泵稳压电路

    公开(公告)号:CN109994135A

    公开(公告)日:2019-07-09

    申请号:CN201711472067.5

    申请日:2017-12-29

    Inventor: 马继荣 于海霞

    Abstract: 本发明提供了一种正负压电荷泵稳压电路,所述正负压电荷泵稳压电路包括正压电荷泵、第一建立时间控制电路、负压电荷泵、第二建立时间控制电路、误差放大器、与非门、电阻、负压储能电容、正压储能电容和地线GND;本发明的正负压电荷泵稳压电路将0V作为参考电压,不需特定电路产生参考电压,因此,正压电荷泵的输出正压VPOS的电压确定后,负压电荷泵的输出负压VNEG的电压值也随之确定,而且,负压电荷泵和正压电荷泵达到建立稳定值的时间相等,因而,正负压电荷泵稳压电路稳定性很好,该压差值在高低温的电压值保持稳定,并且,整个测试修调过不需要测试负压VNEG的电压值,因而测试设备的兼容性很好,能有效节省测试成本。

    一种真随机数发生器自动优化方法

    公开(公告)号:CN108108152A

    公开(公告)日:2018-06-01

    申请号:CN201611049403.0

    申请日:2016-11-25

    CPC classification number: G06F7/588 G06N3/006 G06N3/123

    Abstract: 本发明提供了一种真随机数发生器自动优化方法。该真随机数发生器自动优化方法由于能够根据不同工艺的差别,选取真随机数发生器的参数,在工艺变换过程中,不需要重新人工设计计算和设计真随机数的电路,加速了产品设计和生产的周期。同时,针对随机数发生器的特殊场景,重新描述种群定义,对遗传算法的改进,交叉过程为染色体的交叉,而非更换基因;并且,将染色体的变异过程分为两步,增加了染色体数量的变异情况,而且,这种自动优化方法提高了遗传算法的收敛速度,从而达到真随机数发生器面积和功耗最优的效果。

    一种封装拾取芯片的定位方法

    公开(公告)号:CN105374726B

    公开(公告)日:2018-02-27

    申请号:CN201510689175.2

    申请日:2015-10-22

    Abstract: 本发明公开了一种封装拾取芯片的定位方法。该定位方法,在集成电路生产设计过程中,选取圆片边缘的三角形未曝光区域作为定位区域;在集成电路的芯片制造过程中,选择该三角形未曝光区域中的一个或者两个区域不曝光,不刻蚀,并选择定位点进行拾片定位;在集成电路测试流程中,避过三角形未曝光区域,并在芯片图文件中标志好或坏芯片,而没有被测试过的芯片标志为无效芯片;在集成电路芯片封装拾片过程中,使用芯片图进行拾取芯片,通过芯片图中的定位标记和实物圆片上的特殊定位图形进行对应,从而实现芯片图文件和实物圆片的一一对应,从而避免封装过程中拾错芯片的问题。

    一种调整大容量USIM海量存储器分区容量系统及方法

    公开(公告)号:CN107025176A

    公开(公告)日:2017-08-08

    申请号:CN201610068119.1

    申请日:2016-02-01

    CPC classification number: G06F12/02 G06F2212/1052

    Abstract: 本发明公开了一种动态调整大容量USIM海量存储器分区容量的系统及其方法,旨在提供一种对有多个(两个以上)海量存储分区的大容量USIM(Universal Subscriber Identity Module,全球用户识別模块),通过指令操作动态地调整分区容量并被重新识别各分区的系统及其方法,从而为大容量USIM方便快捷地自由分配存储空间、适应不同的应用场景提供技术解决方案;本发明介绍的动态调整大容量USIM海量存储器分区容量的方法是由大容量USIM内嵌操作系统和主机工作平台的主动操作两方面协同完成的。

    一种支持全卡射频测试的自测装置及其使用方法

    公开(公告)号:CN104730356B

    公开(公告)日:2017-07-25

    申请号:CN201310697429.6

    申请日:2013-12-18

    Abstract: 一种支持全卡射频测试的自测装置及其使用方法,涉及非接触式IC卡技术领域。本发明自测装置包括依次相互连接的支持自测功能的全卡、测试基台和测试软件平台。所述全卡包括天线网络、NFC芯片和CPU智能卡。其结构特点是,所述NFC芯片包括接收单元、发射单元、天线单元、电源单元、锁相环单元、控制单元、存储单元、接口单元和自动测试辅助单元。接收单元、锁相环单元、发射单元和天线单元依次连接形成环路组成射频单元,射频单元发送和接收信号符合ISO 14443/FeliCa协议规范。所述控制单元分别与接收单元、锁相环单元、发射单元、自动测试辅助单元、存储单元、接口单元和电源单元相互连接。本发明能有效减少全卡批量测试的测试时间,具有测试简单、节约成本的特点。

    一种低功耗读卡器及其使用方法

    公开(公告)号:CN104239833B

    公开(公告)日:2017-07-25

    申请号:CN201310243302.7

    申请日:2013-06-19

    Abstract: 一种低功耗读卡器及其使用方法,属于智能卡应用技术领域。本发明读卡器包括依次相互连接的MCU电路、射频电路和天线。其结构特点是,它还包括反馈电路。所述天线依次经反馈电路连接到控制单元MCU电路。所述MCU电路通过控制射频电路及天线发射载波信号,同时又接收反馈电路的输出电压,判断卡片是否在场,控制读卡器处于工作状态或者低功耗状态。同现有技术相比,本发明通过分析卡片在场和不在场时天线载波信号的反馈信号到达的门限电压的时间差,判断卡片是否在场,从而控制读卡器进入工作状态或低功耗状态,具有功耗低、运行成本低和可靠性高的特点。

    一种快速电流镜电路
    8.
    发明公开

    公开(公告)号:CN106933295A

    公开(公告)日:2017-07-07

    申请号:CN201511014806.7

    申请日:2015-12-31

    Abstract: 本发明涉及一种快速电流镜电路;该快速电流镜电路包括电流镜电路、初始电压控制电路、休眠控制电路和过冲电流抑制电路;初始电压控制电路控制电流镜电路输入端的休眠电压,休眠控制电路控制电流镜电路的休眠工作状态与正常工作状态的切换,过冲电流抑制电路控制电流镜输出电流的过冲电流,整体快速电流镜电路实现电流镜电路的无过冲快速建立,到低功耗、快速、输出无过冲的性能要求。

    一种防止被加数侧信道信息泄露的安全处理装置及方法

    公开(公告)号:CN106897628A

    公开(公告)日:2017-06-27

    申请号:CN201510949994.6

    申请日:2015-12-18

    CPC classification number: G06F21/602

    Abstract: 本发明涉及一种防止被加数侧信道信息泄露的安全装置或者芯片以及安全处理方法;该安全装置包括寄存器、改进型加法器、改进型单比特全加器、改进型半加器和乘法器;其中,所述改进型加法器由32个改进型单比特全加器组成;在一具体实施例中,所述改进型半加器的实现电路中,将计算本位结果的运算分解为若干个异或操作,先将掩码与加数进行异或运算,得到的结果再与经过掩码的被加数进行异或运算;本发明使用改进的加法器电路及其安全处理方法,用硬件电路实现从异或运算到加法运算的迁移,使得安全处理效率大大提高。

    一种具有温度补偿功能的基准电压产生电路

    公开(公告)号:CN105892548B

    公开(公告)日:2017-04-26

    申请号:CN201410188122.8

    申请日:2014-05-07

    Abstract: 一种具有温度补偿功能的基准电压产生电路,涉及参考电压源技术领域。本发明包括依次连接的正温度系数电压产生电路和类LDO电路。所述正温度系数电压产生电路由单级或多级单元电路组成,每级单元电路包括采用MOS管的偏置电流源P和两个NMOS管。各级单元电路顺序级联,每级单元电路中的NMOS管A的栅极与NMOS管B的栅极相连接后分别接至NMOS管A的漏极与偏置电流源P的漏极,NMOS管A的源极与NMOS管B的漏极相连接作为输出节点。偏置电流源P产生的电流经过该级NMOS管A与NMOS管B后由NMOS管B的源极连接至下一级单元电路中NMOS管A的源极和NMOS管B的漏极。所述类LDO电路包括运算放大器和输出单元。本发明在不显著增加面积的情况下,有效降低系统功耗,且具有温度补偿功能。

Patent Agency Ranking