公开(公告)号：CN108092760A

公开(公告)日：2018-05-29

申请号：CN201611026082.2

申请日：2016-11-22

Applicant: 北京同方微电子有限公司

Inventor： 苏琳琳 ,  陈冈 ,  岳超 ,  王逾尘

IPC: H04L9/06

CPC classification number: H04L9/0631 ,  H04L9/0618

Abstract: 本发明提供一种分组密码的协处理器装置和非线性变换方法。其中，所述协处理器装置包括配置单元、控制单元、SBOX-RAM、寄存器单元和线性变换单元，配置单元外接总线，相互连接控制单元，控制单元相互连接SBOX-RAM、寄存器单元和线性变换单元。本发明采用上述结构统一的协处理器装置，并基于非线性SBOX盒运算及其他的位置交换等线性运算，利用该协处理器装置配合软件配置或硬件配置，能够顺利实现DES/AES/SM1/SSF33/SM4的加解密算法，而且该协处理器装置的每一个单元既可软件实现，也可硬件实现，能够利用同一组寄存器完成配置及计算，极大地节省了芯片面积；并且，该协处理器装置综合利用软件及硬件安全措施，能够提高算法的安全防护。

公开(公告)号：CN107872317A

公开(公告)日：2018-04-03

申请号：CN201610855784.5

申请日：2016-09-28

Applicant: 北京同方微电子有限公司

Inventor： 苏琳琳 ,  侯书珺 ,  孙磊 ,  陈冈 ,  王逾尘

IPC: H04L9/16 ,  H04L9/08 ,  H04L9/06

CPC classification number: H04L9/16 ,  H04L9/0618 ,  H04L9/0869

Abstract: 本发明提供一种用于AES密钥扩展的随机掩码方法及其装置，所采用的随机掩码技术，在不增加随机数长度的情况下，通过两轮异或运算后，进行左移或者右移的线性变换，使得密钥在每轮运算过程中均被不同的随机数掩码，有效降低了侧信道泄露的风险。硬件实现时，在不增加资源的情况下，提高了算法的安全性。

公开(公告)号：CN109299938A

公开(公告)日：2019-02-01

申请号：CN201710613009.3

申请日：2017-07-25

Applicant: 北京同方微电子有限公司

Inventor： 续素芬 ,  苏琳琳 ,  陈冈

IPC: G06Q20/38

CPC classification number: G06Q20/3823

Abstract: 本发明公开了一种基于随机掩码防护的内存加密装置及其方法。所述内存加密装置包括随机掩码生成电路、密钥生成电路和加密运算电路，随机掩码生成电路和密钥生成电路分别连接加密运算电路，其中，加密运算电路包括线性变换单元、非线性变换单元、掩码运算单元和寄存器。本发明在内存加密装置中引入实时可变的随机掩码，通过非线性变换中加入掩码运算或实时更改非线性对应关系，破坏明文加密运算过程中的功耗变化规律，削弱密文与明文之间的相关性，提高了内存加密装置的抗功耗分析能力和安全性。同时，也提高了算法轮函数的安全性，满足了低功耗需求。此外，本发明提供的内存加密方法输入数据位宽可配，可移植性强。

公开(公告)号：CN107392057A

公开(公告)日：2017-11-24

申请号：CN201611255571.5

申请日：2016-12-30

Applicant: 北京同方微电子有限公司

Inventor： 苏琳琳 ,  盛敬刚 ,  陈冈 ,  丁义民 ,  岳超 ,  侯艳 ,  许秋林

IPC: G06F21/75

CPC classification number: H03K19/17768 ,  G06F21/72 ,  H01L23/576 ,  H04L9/3278 ,  H04L2209/12 ,  G06F21/75

Abstract: 本发明公开了一种物理不可克隆电路结构，其包括：n个无源导体组和n个异或单元，每个无源导体组包括m个无源导体，每个无源导体包括第一端和第二端，每个无源导体的第一端与电源连接，每个无源导体的第二端与异或单元的输入端连接；属于同一无源导体组内的无源导体的第二端连接同一异或单元的输入端；在该电路结构中，利用无源导体的宽度和/或间距差别来实现无源导体连通的随机性，进而实现PUF功能。而且由于无源导体的连通与断开在制造完成后即可达到稳定状态，其不会受芯片工作环境的影响，而且不需要大量的纠错码电路作为后处理电路。因此，该电路结构的性能较为稳定，而且避免了需要较大规模的纠错码电路来保证数据的正确性。

公开(公告)号：CN107678879A

公开(公告)日：2018-02-09

申请号：CN201610616647.6

申请日：2016-08-01

Applicant: 北京同方微电子有限公司

Inventor： 苏琳琳 ,  黄金煌 ,  陈冈 ,  郭耀华 ,  李坤 ,  丁义民 ,  岳超

IPC: G06F11/10

CPC classification number: G06F11/10

Abstract: 本发明公开了一种用于总线及存储单元数据块实时校验的装置与方法。该装置由总线控制单元、寄存器配置单元、冗余校验码计算单元和比较输出单元组成，主要完成敏感数据读过程或是关键指令执行过程中的总线数据块校验的功能，防御安全芯片在读写和取指过程中的物理攻击。在数据写入存储器时，某数据块经过总线时，该发明会计算该数据块的冗余校验码，并自动写入指定位置。在读该数据块时，该发明会运算该数据块的校验码，并在数据块读结束后，与指定位置预存的校验码进行比较，比较不一致则报警，具有冗余数据校验安全、高效的特点。

公开(公告)号：CN108108152A

公开(公告)日：2018-06-01

申请号：CN201611049403.0

申请日：2016-11-25

Applicant: 北京同方微电子有限公司

Inventor： 苏琳琳 ,  陈冈 ,  康博 ,  岳超

IPC: G06F7/58 ,  G06N3/00 ,  G06N3/12

CPC classification number: G06F7/588 ,  G06N3/006 ,  G06N3/123

Abstract: 本发明提供了一种真随机数发生器自动优化方法。该真随机数发生器自动优化方法由于能够根据不同工艺的差别，选取真随机数发生器的参数，在工艺变换过程中，不需要重新人工设计计算和设计真随机数的电路，加速了产品设计和生产的周期。同时，针对随机数发生器的特殊场景，重新描述种群定义，对遗传算法的改进，交叉过程为染色体的交叉，而非更换基因；并且，将染色体的变异过程分为两步，增加了染色体数量的变异情况，而且，这种自动优化方法提高了遗传算法的收敛速度，从而达到真随机数发生器面积和功耗最优的效果。

公开(公告)号：CN106897628A

公开(公告)日：2017-06-27

申请号：CN201510949994.6

申请日：2015-12-18

Applicant: 北京同方微电子有限公司

Inventor： 王逾尘 ,  李坤 ,  柴森 ,  岳超 ,  苏琳琳

IPC: G06F21/60

CPC classification number: G06F21/602

Abstract: 本发明涉及一种防止被加数侧信道信息泄露的安全装置或者芯片以及安全处理方法；该安全装置包括寄存器、改进型加法器、改进型单比特全加器、改进型半加器和乘法器；其中，所述改进型加法器由32个改进型单比特全加器组成；在一具体实施例中，所述改进型半加器的实现电路中，将计算本位结果的运算分解为若干个异或操作，先将掩码与加数进行异或运算，得到的结果再与经过掩码的被加数进行异或运算；本发明使用改进的加法器电路及其安全处理方法，用硬件电路实现从异或运算到加法运算的迁移，使得安全处理效率大大提高。