-
公开(公告)号：CN114843262B
公开(公告)日：2022-11-08
申请号：CN202210499551.1
申请日：2022-05-09
Applicant: 江南大学
Abstract: 本发明涉及一种面向低功耗电源管理芯片的静电浪涌防护电路，包括依次堆叠设置的P衬底、第一深N阱和第二深N阱，所述第一深N阱和第二深N阱间隔设置；所述第一深N阱上依次间隔设置有第一P阱和第二P阱；所述第二深N阱上设置有第三P阱；所述第一P阱、第二P阱和第三P阱上均设置有多个注入区，所述第一P阱和第二P阱之间设置有多个注入区，所述第三P阱的两侧也设置有多个注入区；所述注入区包括N+注入区和P+注入区。其占用面积小，寄生效应少，通过设置P阱并在P阱内设置注入区，能够调节所述防护电路的开启电压，实现电源管理芯片不同电源域的静电浪涌防护需求，同时，利用结构堆叠设计法，本防护电路能够形成多叉指互联版图。
-
公开(公告)号：CN114759536A
公开(公告)日：2022-07-15
申请号：CN202210499939.1
申请日：2022-05-09
Applicant: 江南大学
Abstract: 本发明公开了一种低噪声放大器的超低压静电浪涌全芯片防护电路以及方法，包括：强电流泄放SCR路径包括PNP晶体管和NPN晶体管、第一正偏二极管、第二正偏二极管、第三正偏二极管、第四正偏二极管、第二隧穿管以及各个器件之间的连接关系。本发明通过四个二极管辅助触发SCR，以实现静电浪涌防护电路快速开启、导通后强电压钳位的功能，本发明在面对静电浪涌应力时，根据不同位置和不同方向都可以进行泄放；其次，本发明针对I/O到VSS端口的超低压工作特性，设计了嵌套二极管开启路径，以促进静电浪涌防护电路快速响应，并且提高电路单元的复用性，能减少版图面积，提高静电浪涌防护效能，实现过压过流防护，电路触发电压灵活可控。
-
公开(公告)号：CN110896072B
公开(公告)日：2021-12-03
申请号：CN201911132332.4
申请日：2019-11-19
Applicant: 江南大学
Abstract: 本发明公开了一种具有复合结构的双向ESD防护器件，属于集成电路的静电放电防护及抗浪涌领域。所述器件主要由一P型浅掺杂衬底、N型掺杂阱、第一P型中掺杂阱、第二P型中掺杂阱、第一P型重掺杂注入区、第一N型重掺杂注入区、第二P型重掺杂注入区、第二N型重掺杂注入区、第一多晶硅栅及其覆盖的第一薄栅氧化层、第三N型重掺杂注入区、第四N型重掺杂注入区、第二多晶硅栅及其覆盖的第二薄栅氧化层和第五N型重掺杂注入区构成。本发明通过版图设计和利用P型中掺杂阱，提高器件内部寄生NPN三极管的基区浓度，降低内部寄生NPN三极管放大倍数，削弱寄生SCR结构的正反馈程度，可提高器件的维持电压，增强ESD鲁棒性。
-
公开(公告)号：CN110880499B
公开(公告)日：2021-12-03
申请号：CN201911132155.X
申请日：2019-11-19
Applicant: 江南大学
IPC: H01L27/02
Abstract: 本发明公开了一种衬底辅助触发与电压钳位的ESD/EOS防护方法，属于集成电路的静电放电防护及抗浪涌领域。本发明提供的衬底辅助触发与电压钳位的ESD/EOS防护器件，可用于提高集成电路的抗ESD/EOS能力。本发明方法的应用电路单元主要由P衬底、第一N阱、第二N阱、P阱、第一P+注入区、第二P+注入区、第三P+注入区、第四P+注入区、第四P+注入区、第五P+注入区、第六P+注入区、第一N+注入区、第二N+注入区、第三N+注入区、第四N+注入区、第五N+注入区、第六N+注入区、多晶硅栅以及其覆盖的薄栅氧化层、金属线构成。本发明可降低触发电压、提高开启速度快，增强ESD鲁棒性，避免闩锁效应并增强单位面积防护效率。
-
公开(公告)号：CN108899317B
公开(公告)日：2020-07-24
申请号：CN201810746126.1
申请日：2018-07-09
Applicant: 江南大学
IPC: H01L27/02
Abstract: 一种二极管串辅助触发SCR的双向瞬态电压抑制器，属于集成电路的静电放电防护及抗浪涌领域，可用于提高片上IC和电路系统的静电放电防护或抗浪涌能力。该双向瞬态电压抑制器主要由P衬底、深N阱、N阱、P阱、第一P+注入区、第一N+注入区、第二P+注入区、第二N+注入区、第三P+注入区、第三N+注入区和金属线构成。该器件通过结合二极管串触发电压低和BJT或SCR结构过电应力的鲁棒性强等优势，使器件在正、反向电学应力作用下，可实现无回滞且鲁棒性强的双向ESD或瞬态浪涌防护。
-
Patent Agency Ranking
公开(公告)号：CN111048508A
公开(公告)日：2020-04-21
申请号：CN201911132333.9
申请日：2019-11-19
Applicant: 江南大学
IPC: H01L27/02
Abstract: 本发明公开了一种双向LVTSCR的ESD防护或抗浪涌方法，属于集成电路的静电放电防护及浪涌领域。本发明提供了一种可用于瞬态电压抑制或ESD的保护器件及其应用，所述保护器件包括SCR、NMOS和金属线，所述应用实例器件主要由P衬底、第一N阱、第二N阱、P阱、第一P+注入区、第二P+注入区、第三P+注入区、第一N+注入区、第二N+注入区、第三N+注入区、第四N+注入区、第五N+注入区、第六N+注入区、第一多晶硅栅以及其覆盖的第一薄栅氧化层、第二多晶硅栅以及其覆盖的第二薄栅氧化层。本发明利用了SCR结构的强ESD鲁棒性优点，通过引入NMOS结构和多条SCR路径，可降低触发电压，增强器件的单位面积ESD鲁棒性，有助于提高电路单元面积ESD或浪涌防护效率。
-
公开(公告)号：CN110896072A
公开(公告)日：2020-03-20
申请号：CN201911132332.4
申请日：2019-11-19
Applicant: 江南大学
Abstract: 本发明公开了一种具有复合结构的双向ESD防护器件，属于集成电路的静电放电防护及抗浪涌领域。所述器件主要由一P型浅掺杂衬底、N型掺杂阱、第一P型中掺杂阱、第二P型中掺杂阱、第一P型重掺杂注入区、第一N型重掺杂注入区、第二P型重掺杂注入区、第二N型重掺杂注入区、第一多晶硅栅及其覆盖的第一薄栅氧化层、第三N型重掺杂注入区、第四N型重掺杂注入区、第二多晶硅栅及其覆盖的第二薄栅氧化层和第五N型重掺杂注入区构成。本发明通过版图设计和利用P型中掺杂阱，提高器件内部寄生NPN三极管的基区浓度，降低内部寄生NPN三极管放大倍数，削弱寄生SCR结构的正反馈程度，可提高器件的维持电压，增强ESD鲁棒性。
-
公开(公告)号：CN110880500A
公开(公告)日：2020-03-13
申请号：CN201911132160.0
申请日：2019-11-19
Applicant: 江南大学
IPC: H01L27/02
Abstract: 本发明公开了一种全对称LDMOS触发SCR结构的双向高压ESD防护器件，属于集成电路的静电放电防护及抗浪涌领域。所述防护器件主要由一P衬底、深N阱、第一P阱、N阱、第二P阱、第一P+注入区、第一N+注入区、第一多晶硅栅、第一薄栅氧化层、第一场氧隔离区、第二P+注入区、第二场氧隔离区、第二多晶硅栅、第二薄栅氧化层、第二N+注入区和第三P+注入区构成。本发明通过嵌入两个NLDMOS，构成开态NLDMOS和关态NLDMOS串联的辅助触发SCR电流路径，提高器件的耐压能力，使器件满足高压电源域的ESD防护需求增强器件的ESD鲁棒性，提高器件单位面积泄放效率，降低寄生SCR结构中的基区载流子浓度，提高器件的维持电压。
-
公开(公告)号：CN110120237A
公开(公告)日：2019-08-13
申请号：CN201910376110.0
申请日：2019-05-07
Applicant: 江南大学
Abstract: 本发明公开了一种具有良好传感裕度的STT-MRAM传感电路，属于计算机存储技术领域。所述STT-MRAM传感电路通过采用动态参考电压发生器产生动态参考电压VREF，使得当STT-MRAM处于高阻RAP、位线电压VBL_AP较大时，动态参考电压发生器将参考电压降低，而当STT-MRAM处于低阻RP、位线电压VBL_P较小时，通过动态参考电压发生器将参考电压升高，从而大幅度增大了|VREF-VDATA|的值，进而增大了传感裕度SM；同时采用恒流源将读取电路Iread钳位在10-100μA范围内，避免传感操作期间的读取干扰(RD)。
-
公开(公告)号：CN110071214A
公开(公告)日：2019-07-30
申请号：CN201910376586.4
申请日：2019-05-07
Applicant: 江南大学
Abstract: 本发明公开了一种减小刻蚀产物侧壁再淀积的刻蚀方法，属于半导体技术领域。所述方法刻蚀方法在刻蚀前淀积薄膜时先不淀积MTJ器件的上层金属，而是使用碳层作为刻蚀掩模，采用感应耦合等离子刻蚀技术进行刻蚀，刻蚀完成后对上表面做平坦化处理，再将上层金属淀积，用作MTJ器件的上部电极；避免了上层已刻蚀部分在后续刻蚀中产生颗粒再淀积到MgO侧壁，影响器件性能，使得刻蚀过程中对于磁材料的损伤降低至传统方法的一半以下，同时刻蚀过程中采用醇类和H2O的混合气体作为刻蚀气体，进一步有效的避免了刻蚀的后腐蚀问题和刻蚀损伤问题，不再需要进行尾气处理，减少了工艺步骤。
-
-
-
-
-
-
-
-
-
Search Results
131
records
(took 0.023 seconds)
