-
公开(公告)号：CN103177801B
公开(公告)日：2016-08-03
申请号：CN201210541208.5
申请日：2012-12-13
Applicant: 日东电工株式会社
CPC classification number: H01B7/04 , C23C14/024 , C23C14/025 , C23C14/0641 , C23C28/322 , C23C28/34 , C23C28/345
Abstract: 本发明提供导电性薄膜和导电性薄膜卷。已知具备薄膜基材、形成于其两面上的透明导电体层、和形成于透明导电体层的表面上的金属层的导电性薄膜。卷取这种导电性薄膜形成导电性薄膜卷时，存在邻接的导电性薄膜的金属层之间相互压接的问题。本发明的导电性薄膜（10）具有薄膜基材（11）、层叠于薄膜基材（11）的一个面上的第一透明导电体层（12）、第一金属层（13）、氮化覆膜层（14）、层叠于薄膜基材（11）的另一个面上的第二透明导电体层（15）、第二金属层（16）。氮化覆膜层（14）防止邻接的导电性薄膜（10）的压接。
-
-
公开(公告)号：CN105637111A
公开(公告)日：2016-06-01
申请号：CN201580002175.9
申请日：2015-05-15
Applicant: 日东电工株式会社
CPC classification number: H01B1/02 , B32B27/08 , B32B27/28 , B32B27/281 , B32B27/302 , B32B27/308 , B32B27/32 , B32B27/325 , B32B27/34 , B32B27/36 , B32B27/365 , B32B27/40 , B32B27/42 , B32B2250/02 , B32B2250/03 , B32B2307/202 , B32B2307/204 , B32B2307/412 , B32B2307/50 , B32B2307/538 , B32B2307/706 , B32B2307/732 , B32B2457/208 , C23C14/02 , C23C14/086 , C23C14/35 , C23C14/562 , C23C14/5806 , G06F3/044
Abstract: 提供具有透明导电层的电阻率低且厚度薄这样的特性、并且耐裂纹性优异的透明导电性薄膜及其制造方法。本实施方式的透明导电性薄膜(1)具有高分子薄膜基材(2)和形成在高分子薄膜基材(2)的主表面(2a)上的透明导电层(3)。透明导电性薄膜(1)可以为长条状，且被卷绕成卷状。透明导电层(3)为包含铟锡复合氧化物的结晶质透明导电层，残余应力为600MPa以下，电阻率为1.1×10-4Ω·cm～3.0×10-4Ω·cm，厚度为15nm～40nm。
-
公开(公告)号：CN105005405A
公开(公告)日：2015-10-28
申请号：CN201510185665.9
申请日：2015-04-17
Applicant: 日东电工株式会社
CPC classification number: G02B1/14 , B32B9/00 , B32B27/08 , B32B27/16 , B32B2255/10 , B32B2255/20 , B32B2255/26 , B32B2255/28 , B32B2307/302 , B32B2307/412 , B32B2307/418 , B32B2307/538 , B32B2307/704 , G02B1/11 , G06F3/041 , G06F2203/04103 , H01B1/08 , H01B5/14
Abstract: 本发明提供透明导电层为低电阻率、且具有优异的耐擦伤性的透明导电性薄膜。本发明为依次具备透明的薄膜基材、至少3层底涂层、以及透明导电层的透明导电性薄膜，前述至少3层底涂层自前述薄膜基材侧起包含：利用湿式涂覆法形成的第一底涂层、作为具有氧缺陷的金属氧化物层的第二底涂层、以及作为SiO2膜的第三底涂层，前述第三底涂层的密度为2.0g/cm3以上且2.8g/cm3以下，前述透明导电层的电阻率为1.1×10-4Ω·cm以上且3.8×10-4Ω·cm以下。
-
公开(公告)号：CN105005404A
公开(公告)日：2015-10-28
申请号：CN201510184959.X
申请日：2015-04-17
Applicant: 日东电工株式会社
CPC classification number: B32B7/02 , B32B27/08 , B32B27/16 , B32B2255/10 , B32B2255/20 , B32B2255/26 , B32B2255/28 , B32B2307/202 , B32B2307/302 , B32B2307/412 , B32B2307/418 , B32B2307/538 , B32B2307/704 , C03C17/42 , C23C14/022 , C23C14/086 , C23C14/10 , C23C14/34 , G06F3/0416 , H01B1/08 , H01B5/14
Abstract: 本发明提供能使透明导电层低电阻率化、且具有优异的耐湿热性的透明导电性薄膜。本发明为依次具备透明的薄膜基材、至少3层底涂层和结晶质的透明导电层的透明导电性薄膜，前述至少3层底涂层自前述薄膜基材侧起包含利用湿式涂覆法形成的第一底涂层、作为具有氧缺陷的金属氧化物层的第二底涂层和作为化学计量组成的金属氧化物层的第三底涂层，前述透明导电层的表面粗糙度Ra为0.1nm以上且1.6nm以下，前述透明导电层的电阻率为1.1×10-4Ω·cm以上且3.8×10-4Ω·cm以下。
-
Patent Agency Ranking
公开(公告)号：CN102751043B
公开(公告)日：2014-12-10
申请号：CN201210118791.9
申请日：2012-04-20
Applicant: 日东电工株式会社
CPC classification number: G02F1/13338
Abstract: 提供导电性层叠薄膜的制造方法，在透明薄膜基材上依次形成透明导电层和导电性金属层的导电性层叠薄膜的制造中抑制导电性金属层成膜时发生皱褶。其包括边输送以聚酯系树脂为构成材料的长条透明薄膜基材上形成有透明导电层的长条透明导电性薄膜边在透明导电性薄膜的形成透明导电层面侧连续地将导电性金属层成膜的金属层成膜工序。该工序在1Pa以下的减压环境下进行。通过施加输送张力连续输送长条透明导电性薄膜，在未形成透明导电层面侧与成膜辊表面接触的状态下在形成透明导电层面侧连续堆积该导电性金属层。该成膜辊的表面温度优选110～200℃。成膜部位的与薄膜基材长度方向垂直的面的单位面积输送张力优选0.6～1.8N/mm2。
-
公开(公告)号：CN103198883A
公开(公告)日：2013-07-10
申请号：CN201310000667.7
申请日：2013-01-04
Applicant: 日东电工株式会社
CPC classification number: H01B5/14 , G06F3/044 , G06F2203/04103 , Y10T428/24975 , Y10T428/265
Abstract: 本发明涉及一种导电性膜及导电性膜卷。提供一种导电性膜，所述导电性膜在卷成卷状时邻接的膜没有压接而能够维持高品质。导电性膜（1）具备膜基材（2），形成在该膜基材的一侧的透明导电体层（3），形成在透明导电体层（3）的与膜基材（2）相反侧的铜层（4），形成在膜基材（2）的另一侧的透明导电体层（5），形成在透明导电体层（5）的与膜基材（2）相反侧的铜层（6），形成在铜层（4）的与透明导电体层（3）相反侧、含有氧化亚铜的厚度为1nm～15nm的氧化被膜层（7）。
-
公开(公告)号：CN102751043A
公开(公告)日：2012-10-24
申请号：CN201210118791.9
申请日：2012-04-20
Applicant: 日东电工株式会社
CPC classification number: G02F1/13338
Abstract: 提供导电性层叠薄膜的制造方法，在透明薄膜基材上依次形成透明导电层和导电性金属层的导电性层叠薄膜的制造中抑制导电性金属层成膜时发生皱褶。其包括边输送以聚酯系树脂为构成材料的长条透明薄膜基材上形成有透明导电层的长条透明导电性薄膜边在透明导电性薄膜的形成透明导电层面侧连续地将导电性金属层成膜的金属层成膜工序。该工序在1Pa以下的减压环境下进行。通过施加输送张力连续输送长条透明导电性薄膜，在未形成透明导电层面侧与成膜辊表面接触的状态下在形成透明导电层面侧连续堆积该导电性金属层。该成膜辊的表面温度优选110～200℃。成膜部位的与薄膜基材长度方向垂直的面的单位面积输送张力优选0.6～1.8N/mm2。
-
公开(公告)号：CN119585672A
公开(公告)日：2025-03-07
申请号：CN202480003469.2
申请日：2024-01-24
Applicant: 日东电工株式会社
IPC: G02F1/155 , B32B3/30 , B32B7/023 , G02F1/13 , G02F1/1343
Abstract: 本发明的调光膜(X)在厚度方向(H)按顺序具备基材膜(10)、电极层(20)、调光层(30)以及电极层(40)。电极层(20)是含铟的导电性氧化物层。电极层(20)具有2.5×10－4Ω·cm以下的电阻率。电极层(20)是面方向上的平均晶粒尺寸为300nm以下的结晶质层，且具有在厚度方向(H)包含多个晶粒的区域。
-
公开(公告)号：CN115667573B
公开(公告)日：2024-10-25
申请号：CN202180038168.X
申请日：2021-03-18
Applicant: 日东电工株式会社
Abstract: 透光性导电性片(1)的制造方法中，通过对多个靶(51)、(52)、(53)、(54)分别施加电力的多次溅射，于基材片(2)形成透光性导电层(3)。该方法具备下述工序：第一工序，对由氧化锡的含有率超过8质量％的铟‑锡复合氧化物形成的第一靶(51)施加电力，于基材片(2)形成内侧层(6)；以及，第二工序，对由铟‑锡复合氧化物形成的第二靶(52)、由铟‑锡复合氧化物形成的第三靶(53)及由铟‑锡复合氧化物形成的第四靶(54)分别施加电力，于内侧层(6)形成外侧层(22)。第一靶(51)的电力密度P1相对于第二靶(52)、第三靶(53)及第四靶(54)的总电力密度P之比(P1/P)为0.20以下。
-
-
-
-
-
-
-
-
-
Search Results
153
records
(took 0.028 seconds)
