公开(公告)号：CN119360924B

公开(公告)日：2025-03-11

申请号：CN202411958430.4

申请日：2024-12-30

Applicant: 安徽大学

Inventor： 蔺智挺 ,  吕婧 ,  戴成虎 ,  彭春雨 ,  卢文娟 ,  刘玉 ,  李鑫 ,  吴秀龙

IPC: G11C16/24 ,  G11C16/26 ,  G11C7/06

Abstract: 本发明涉及DRAM电路设计技术领域，具体涉及一种减小位线耦合电容影响的DRAM阵列电路及模块。本发明包括：目标阵列、参考阵列、奇行灵敏放大器SAk、偶行灵敏放大器SAj、奇行预充电路PREk、奇行开关Sbl,k、奇行开关Sblb,k。本发明将DRAM阵列电路的位线按照奇偶行进行划分，通过对奇行位线增设额外的预充电路、并配合奇行位线与奇行灵敏放大器进行接通或断开，实现奇偶读取；本发明的奇偶读取相较于传统DRAM阵列读取，能够大幅度降低DRAM阵列耦合电容的影响，显著提升DRAM阵列读取结果准确率。本发明解决了传统DRAM阵列电路进行读取时受位线耦合电容影响大的问题。

公开(公告)号：CN119576064A

公开(公告)日：2025-03-07

申请号：CN202411759777.6

申请日：2024-12-03

Applicant: 安徽大学

Inventor： 卢文娟 ,  李高排 ,  彭春雨 ,  吴秀龙 ,  胡薇 ,  戴成虎 ,  赵强 ,  蔺智挺

IPC: G05F1/56

Abstract: 本发明涉及电子电路技术领域中的一种双模式低压差线性稳压器及其芯片。稳压器包括：运算放大器、N型晶体管Q1～Q2、PMOS管PM1～PM2、电流源Ibias1～Ibias2、开关S1～S2、开关JUMP、电阻R1～R2、输出电容Co。重载配置：控制S1、开关JUMP断开，控制S2闭合；轻载配置：控制S1、开关JUMP闭合，控制S2断开。因此重载配置使用Q2，有较高的负载驱动能力；轻载配置不再使用Q2，选择Q1为功率管，实现一定的驱动能力，同时节省部分版图面积，根据实际应用场景切换不同工作模式，得到稳定的输出电压。经过实验仿真，本发明电路在功能上可以在不损失性能的前提下，实现两种配置的切换，同时可以复用电压跟随器中面积最大的Q2，实现面积优化。

公开(公告)号：CN119543937A

公开(公告)日：2025-02-28

申请号：CN202510095961.3

申请日：2025-01-22

Applicant: 安徽大学

Inventor： 赵强 ,  费勤朗 ,  李鑫 ,  李志刚 ,  戴成虎 ,  郝礼才 ,  彭春雨 ,  蔺智挺 ,  吴秀龙

IPC: H03M1/08 ,  H03M1/12

Abstract: 本发明涉及图像传感器设计技术领域，具体涉及基于斜坡噪声自适应的多采样SS‑ADC电路及模块。本发明的SS‑ADC电路包括：1个普通斜坡发生部DAC_H、1个低噪声斜坡发生部DAC_L、1个比较器部COMP、1个判断逻辑部LOGIC、2个计数部COUNTER1~COUNTER2、1个选择输出部SELECT。本发明增设了低噪声斜坡发生部DAC_L来提供弱光情况下使用的量化斜坡信号RAMP_L，并通过对光照条件进行判断来选择不同的量化斜坡信号来执行CCMS技术，有效降低了弱光情况下斜坡噪声在量化过程中产生的水平噪声。本发明解决了现有的CCMS技术应用在ADC中无法降低水平噪声的问题。

公开(公告)号：CN119066018B

公开(公告)日：2025-01-17

申请号：CN202411569955.9

申请日：2024-11-06

Applicant: 安徽大学

Inventor： 高珊 ,  郭志强 ,  吴秀龙 ,  郝礼才 ,  彭春雨 ,  戴成虎 ,  赵强 ,  蔺智挺

IPC: G06F15/163 ,  G06F9/50 ,  G06F9/52

Abstract: 本发明涉及数据访问技术领域，具体涉及用于异构多核处理器的数据访问系统、方法、程序产品。本发明提供了用于异构多核处理器的数据访问系统，包括：异构多核处理器、目标存储块、寄存器模块。本发明引入了包含计数部、寄存部、锁状态部的寄存器模块，为异构多核处理器对目标存储块的访问提供了硬件基础，能够支持锁操作的快速响应和原子性。本发明考虑到处理核心可能存在的数据竞争以及数据之间的依赖性，通过对处理核心赋予线程序号的方式，并结合寄存器模块设计了管理逻辑，能够有效适应数据竞争、数据依赖的情况，避免不必要的耗时，保证处理核心高效地完成数据访问。

公开(公告)号：CN119311635A

公开(公告)日：2025-01-14

申请号：CN202411864014.8

申请日：2024-12-18

Applicant: 安徽大学

Inventor： 蔺智挺 ,  张豪 ,  吴秀龙 ,  胡薇 ,  卢文娟 ,  赵强 ,  戴成虎 ,  彭春雨 ,  李志刚

IPC: G06F15/78

Abstract: 本发明涉及集成电路设计技术领域，更具体的，涉及一种10T1C‑SRAM存内计算单元及存算电路。本发明在经典的6T‑SRAM的基础上增设了4个NMOS晶体管N4~N7和1个电容C，设计出一种新的10T1C‑SRAM存内计算单元，其继承了6T‑SRAM的数据存储及读写功能，又可以利用N4、N5、N6、N7和C构成计算部来实现存内AND计算和存内XNOR计算。本发明还基于新设计的10T1C‑SRAM存内计算单元，构建出存内计算电路，还可以进行存内1b‑AND MAC计算和存内BNN计算，功能性强、灵活性大。

公开(公告)号：CN119045778A

公开(公告)日：2024-11-29

申请号：CN202411143115.6

申请日：2024-08-20

Applicant: 安徽大学

Inventor： 蔺智挺 ,  王东骋 ,  王鑫 ,  吴秀龙 ,  刘玉 ,  戴成虎 ,  赵强 ,  胡薇 ,  郝礼才 ,  李鑫 ,  周永亮 ,  李志刚

IPC: G06F7/556 ,  G06F7/544 ,  G06F7/485 ,  G06F7/487 ,  G06F7/02 ,  G06N3/063

Abstract: 本发明属于集成电路技术领域，具体涉及一种指数和归一化电路、最大值搜索电路、MAC电路及芯片，以及集成有浮点型MAC电路的CIM芯片。其中，最大值搜索电路由按列排布的多个比较单元构成，每个比较单元包含3个NMOS管N1～N3，1个PMOS管P1，1个与门AND1，1个或门OR1，一个反相器INV1。该电路采用交叉结构设计，电路更简单，识别速度更快。指数和归一化电路则包括：加法阵列、数据传输模块、最大值搜索电路和输出模块，该电路可以将运算过程的多个工序采用流水线的策略依次完成，并对部分工序进行并行处理，缩短整个任务中的延迟，更高效的处理指数归一化任务，并降低电路的面积开销和功耗水平。本发明解决了现有技术缺乏指数和归一化的专用电路的问题。

公开(公告)号：CN119010907A

公开(公告)日：2024-11-22

申请号：CN202411472127.3

申请日：2024-10-22

Applicant: 安徽大学

Inventor： 李鑫 ,  陈家琦 ,  潘震 ,  邢欣 ,  戴成虎 ,  周永亮 ,  彭春雨 ,  蔺智挺 ,  吴秀龙

IPC: H03M1/10

Abstract: 本申请涉及一种TIADC通道间失配综合校准方法，避免了模拟辅助电路的设置，不需要引入大量的矩阵和傅里叶逆变换运算。本发明提出了一种结构简洁、计算高效的基于三角函数的前景技术来估计时间偏差失配，只需要注入一个已知的正弦信号，通过简单的加/减运算和反三角函数计算，就可以一次性估计出每个通道的采样时刻偏差。同时，所提出的方法可以避免增益失配的影响，并且可以同时估计失调失配。它使用多个低采样率的子ADC组成交错采样阵列，对高速宽带模拟信号进行有效量化。通过相位差消除技术和反正切函数的近似计算，获得了较好的性能，节省了设计资源。解决了目前的TIADC由于存在通道间失配而性能较低的问题。

公开(公告)号：CN118711630A

公开(公告)日：2024-09-27

申请号：CN202410826278.8

申请日：2024-06-25

Applicant: 安徽大学

Inventor： 蔺智挺 ,  文泽世 ,  吴秀龙 ,  戴成虎 ,  胡薇 ,  彭春雨 ,  赵强 ,  卢文娟 ,  李鑫 ,  刘玉 ,  周永亮

IPC: G11C11/408 ,  G11C11/4094 ,  G11C11/4097 ,  G11C11/4074

Abstract: 本申请涉及一种基于14T‑TFET‑SRAM单元电路的带符号乘法与乘累加运算电路，单元电路包括NTFET管N0‑N6以及PTFET管P0‑P6；P0的源极、漏极和栅极分别与P4的漏极、N0的漏极和栅极电连接，P0的漏极设置有存储节点Q；P1的源极、漏极和栅极分别与电源VDD、N1的漏极和栅极电连接，P1的漏极设置有存储节点QB；P2的源极、漏极和栅极分别与P3的漏极、N2的漏极和N4的栅极电连接；P3的源极和栅极分别与电源VDD和写控制信号线WLB电连接；P4的源极和栅极分别与电源VDD和N2的栅极电连接；P5的源极、漏极和栅极分别与P6的漏极、位线RBLB和N1的漏极电连接；P6的源极和栅极分别与电源VDD和输入字线INWLB电连接；N0的源极与N4的漏极电连接；N1的源极与地线VSS电连接；N2的源极和栅极分别与N3的漏极和写控制信号BLB电连接；N3的源极和栅极分别与地线VSS和写控制信号线WL电连接；N4的源极和栅极分别与地线VSS和写控制信号线BL电连接；N5的源极、漏极和栅极分别与地线VSS、N6的源极和N2的漏极电连接；N6的漏极和栅极分别与位线RBL和输入字线INWL电连接。解决了现有的TFET‑SRAM单元电路的静态功耗大的问题。

公开(公告)号：CN118487600A

公开(公告)日：2024-08-13

申请号：CN202410947080.5

申请日：2024-07-16

Applicant: 安徽大学

Inventor： 彭春雨 ,  李嘉祥 ,  关立军 ,  戴成虎 ,  卢文娟 ,  吴秀龙 ,  蔺智挺 ,  陈军宁

IPC: H03M1/10 ,  H03M1/46

Abstract: 本发明属于集成电路领域，具体涉及一种单端输入的精度可配置的SAR‑ADC及其芯片。支持对输入的信号电压按照不同的精度等级进行量化。该SAR‑ADC包括CDAC电容阵列、比较电路和异步逐次逼近逻辑电路三个部分，其中，CDAC电容阵列通过切换各个电容底极板的电压调整输出的参考电压VP的大小；比较电路采用带失调校准电路的两级比较器；异步逐次逼近逻辑电路用于对CDAC电容阵列的输出进行调整，并对比较电路的运行状态进行切换，进而使得整个电路对输出的信号电压的量化精度可以在3‑6bit的范围内进行自由配置。本发明解决了现有存内计算电路因依赖多种ADC电路来实现不同精度量化而带来的计算效率和功耗缺陷。

公开(公告)号：CN118248193B

公开(公告)日：2024-07-30

申请号：CN202410659565.4

申请日：2024-05-27

Applicant: 安徽大学

Inventor： 彭春雨 ,  王瑞璇 ,  关立军 ,  强斌 ,  戴成虎 ,  赵强 ,  蔺智挺 ,  吴秀龙 ,  陈军宁

IPC: G11C11/419 ,  G11C7/10 ,  G11C7/24

Abstract: 本发明属于集成电路领域，具体涉及一种基于参考电路动态匹配的高可靠性存内计算电路、芯片。该电路包括基于SRAM单元构成的存算阵列以及各种外围电路。存算阵列中的各个SRAM单元采用具有双字线的SRAM单元；按奇数行和偶数行将存算阵列中的SRAM单元分为两类，一类全作为计算单元，另一类全作为量化单元。存算阵列中每列的两条位线连接在一个SA上。按列运算过程中，各计算单元的计算电压输出到一侧位线，量化阶段选择与计算行临界的量化行，参考电压输出到另一侧位线。该方案可以克服位线寄生因素的影响，进而提高电路的可靠性。此外，本发明还特别选择7T‑SRAM单元构成存算阵列，以克服电路读破坏的问题。