-
公开(公告)号：CN102142434B
公开(公告)日：2013-03-20
申请号：CN201010521165.5
申请日：2010-10-22
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/02 , H01L29/74 , H01L29/06 , H02H9/00 , G06K19/067
CPC classification number: H01L29/73
Abstract: 一种双向静电放电保护电路及相关的射频识别标签，该电路包括一双向硅控整流器，形成在一基板中，双向硅控整流器包括一第一P型阱区及一第二P型阱区，位于一N型阱区的两侧；一深N型阱区，位于第一P型阱区、第二P型阱区及N型阱区之下；一第一N型区及一第二N型区，分别在第一P型阱区及第二P型阱区中，第一N型区及第二N型区分别耦接至一第一接垫及一第二接垫；以及一第一P型区及一第二P型区，分别在第一N型阱区及第二N型阱区中，第一P型区及第二P型区分别耦接至第一接垫及第二接垫，第一P型区及第二P型区分别较第一N型区及第二N型区接近N型阱区。本发明不受闩锁效应影响并且在射频识别标签正常运行下形同不存在。
-
公开(公告)号：CN101996598B
公开(公告)日：2013-01-23
申请号：CN201010250133.6
申请日：2010-08-06
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: H03M1/66 , G09G3/3648 , G09G3/3685 , G09G2310/027 , G09G2310/0286 , G09G2310/0289 , G09G2310/0294 , H03M1/662 , H03M1/765
Abstract: 一种包括数模转换器(DAC)电路的集成电路，DAC电路包括至少一个第一沟道型DAC和至少一个第二沟道型DAC。该集成电路包括多个采样保持(S/H)电路。每个S/H电路都与一个DAC电路连接。S/H电路能够从DAC电路接收信号并将信号并行输出。本发明还公开了液晶显示驱动器以及系统。
-
公开(公告)号：CN102780487A
公开(公告)日：2012-11-14
申请号：CN201110349020.6
申请日：2011-11-07
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: G01R31/2824
Abstract: 一种用于检测压控振荡器的内置自检测电路，包括：压控振荡器；缓冲器，具有连接至压控振荡器的输出的输入；以及射频峰值检测器，连接至缓冲器的输出。将射频峰值检测器配置为接收来自压控振荡器的交流信号，并且生成与在射频峰值检测器的输出处的交流信号成比例的直流值。此外，当压控振荡器正确运行时，射频峰值检测器的输出生成与来自压控振荡器的交流信号的幅度成比例的直流值。另一方面，当压控振荡器不能生成交流信号时，射频峰值检测器的输出端处于0伏。
-
公开(公告)号：CN102412832A
公开(公告)日：2012-04-11
申请号：CN201110073490.4
申请日：2011-03-22
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: H03L7/18
Abstract: 本发明揭露一种注入锁定式除频器、相位锁定回路以及集成电路。集成电路和相位锁定回路分别包含前述的注入锁定式除频器、相位频率侦测器、信号产生器以及除频器。注入锁定式除频器包含差动直接注入对和震荡器。差动直接注入对是设置来接收和混合多个差动注入信号。震荡器是电性连接至差动直接注入对并基于被混合的差动注入信号来产生操作频率。
-
公开(公告)号：CN102386764A
公开(公告)日：2012-03-21
申请号：CN201110037701.9
申请日：2011-02-10
Applicant: 台湾积体电路制造股份有限公司
IPC: H02M3/10
CPC classification number: H03K19/0941 , H03K3/356182 , H03K19/018514
Abstract: 本发明提供一种电压移转器包括动态偏压电流源电路、第一与第二单向电流导通装置、第一与第二下拉装置以及上拉装置。动态偏压电流源电路接收第一电压。第一与第二单向电流导通装置耦接至动态偏压电流源电路。第一与一第二下拉装置分别耦接至第一与第二单向电流导通装置。上拉装置接收一第二电压，并耦接至动态偏压电流源电路与第一单向电流导通装置，上拉装置用以动态偏压动态偏压电流源电路，使得当上拉装置输出第二电压至动态偏压电流源电路，第一下拉装置不导通并且第二下拉装置导通时，第二单向电流导通装置的一压降于电压输出端被输出。根据本发明的实施例，电压移转器可与低电压核心装置被实施，并且不会具有过度电性应力的问题。
-
Patent Agency Ranking
公开(公告)号：CN102339345A
公开(公告)日：2012-02-01
申请号：CN201110165758.7
申请日：2011-06-16
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: G06F17/5068 , G06F17/505 , G06F2217/78
Abstract: 一种布局系统，包括：布局单元，设置为基于特定工艺节点的库单元，将单元布置在半导体芯片的掩模设计中；非关键路径确定单元，设置为确定半导体芯片中的非关键路径；单元确定单元，设置为确定所述掩模设计中的一组单元，用于形成非关键路径的一部分并确定该组单元中的至少一个的对应的库单元；库单元修改单元，设置为修改一个或者多个对应的库单元，以形成对应的经修改的库单元；以及单元替换单元，设置为替换掩模设计中的一组单元中的库单元，用于形成带有对应的经修改的库单元的非关键路径的一部分。
-
公开(公告)号：CN101527540B
公开(公告)日：2011-08-17
申请号：CN200910000787.0
申请日：2009-01-09
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: H03B5/1228 , H03B5/1203 , H03B5/1212 , H03B5/1215 , H03B5/1231 , H03B5/124
Abstract: 一种压控振荡器包括：第一合并的器件，其具有第一双极晶体管和第一MOS晶体管，所述第一双极晶体管具有与所述第一MOS晶体管的一个源/漏结共用共同有源区的集电极，和与所述第一MOS晶体管的其他源/漏结共用共同有源区的发射极；第二合并的器件，其具有第二双极晶体管和第二MOS晶体管，所述第二双极晶体管具有与所述第二MOS晶体管的一个源/漏结共用共同有源区的集电极，和与所述第二MOS晶体管的其他源/漏结共用共同有源区的发射极；和第一电感，其与所述第一双极晶体管的集电极和所述第二双极晶体管的基极均相连。
-
公开(公告)号：CN102142434A
公开(公告)日：2011-08-03
申请号：CN201010521165.5
申请日：2010-10-22
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/02 , H01L29/74 , H01L29/06 , H02H9/00 , G06K19/067
CPC classification number: H01L29/73
Abstract: 一种双向静电放电保护电路及相关的射频识别标签，该电路包括一双向硅控整流器，形成在一基板中，双向硅控整流器包括一第一P型阱区及一第二P型阱区，位于一N型阱区的两侧；一深N型阱区，位于第一P型阱区、第二P型阱区及N型阱区之下；一第一N型区及一第二N型区，分别在第一P型阱区及第二P型阱区中，第一N型区及第二N型区分别耦接至一第一接垫及一第二接垫；以及一第一P型区及一第二P型区，分别在第一N型阱区及第二N型阱区中，第一P型区及第二P型区分别耦接至第一接垫及第二接垫，第一P型区及第二P型区分别较第一N型区及第二N型区接近N型阱区。本发明不受闩锁效应影响并且在射频识别标签正常运行下形同不存在。
-
公开(公告)号：CN102045068A
公开(公告)日：2011-05-04
申请号：CN201010237434.5
申请日：2010-07-23
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: G09G3/3688 , G09G2310/027 , G09G2320/02 , G09G2330/021
Abstract: 本发明提供一种数字模拟转换电路及数字模拟转换方法，该电路包括第一、第二数字模拟转换解码器以及缓冲器。第一数字模拟转换解码器，用以根据数字输入码的第一位数，输出具有第一电压电平的第一输出信号，而第一电压电平相应于多个第一输入端之一所接收的电压电平；第二数字模拟转换解码器，用以根据数字输入码中的第二位数，输出具有第二电压电平的第二输出信号，第二电压电平相应于多个第二输入端之一所接收的电压电平。缓冲器用以根据第一和第二输出信号的第一和第二电压电平，输出具有一电压电平的第三输出信号。本发明的优点是在维持LCD的解析度和亮度的情况下，减少将DAC解码器连接至共用DAC的导线数目。
-
公开(公告)号：CN100578854C
公开(公告)日：2010-01-06
申请号：CN200710079913.7
申请日：2007-02-16
Applicant: 台湾积体电路制造股份有限公司
IPC: H01P3/16 , H01P3/18 , H01L23/552
CPC classification number: H01P3/12 , H01L2924/0002 , H01L2924/00
Abstract: 本发明提供一种半导体集成电路中的波导以及电磁波屏蔽，特别涉及一种半导体集成电路中的波导，包括：一水平的第一金属板；一水平的第二金属板，位于该第一金属板之上，且通过一第一绝缘材料与该第一金属板分隔；以及多个第一金属导通孔，互相分隔且排列形成两个互相平行的平面，其中所述第一金属导通孔垂直地形成于该第一绝缘材料中，且接触该第一金属板及该第二金属板；其中该第一金属板、该第二金属板以及由所述第一金属导通孔所形成的两个互相平行的平面形成一第一金属围封物。本发明所提供的半导体集成电路中的波导以及电磁波屏蔽，以高密度的导通孔作为波导的侧壁可产生完全的三维围封物，具有屏蔽电磁波的功能。
-
-
-
-
-
-
-
-
-
Search Results
93
records
(took 0.076 seconds)
