-
公开(公告)号：CN106252408A
公开(公告)日：2016-12-21
申请号：CN201510770373.1
申请日：2015-11-12
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L21/336 , H01L23/528 , H01L21/768
Abstract: 本发明提供了具有互连结构的鳍式场效应晶体管(FINFET)器件结构。提供了半导体器件结构。半导体器件结构包括形成在衬底上方的第一金属层和形成在第一金属层上方的互连结构。互连结构包括上部、中间部和下部，在上部和下部之间连接中间部。上部和下部均具有恒定的宽度，并且中间部具有从上部至下部逐渐减小的锥形宽度。
-
公开(公告)号：CN106169500A
公开(公告)日：2016-11-30
申请号：CN201510811593.4
申请日：2015-11-20
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L29/423 , H01L21/336
Abstract: 提供半导体器件结构的结构和形成方法。该半导体器件结构包括位于半导体衬底上方的鳍结构。该半导体器件结构也包括覆盖部分鳍结构的栅极堆叠件。该栅极堆叠件包括第一部分和邻近鳍结构的第二部分，并且第一部分宽于第二部分。
-
公开(公告)号：CN106158854A
公开(公告)日：2016-11-23
申请号：CN201510777698.2
申请日：2015-11-12
Applicant: 台湾积体电路制造股份有限公司
Inventor： 林志翰
Abstract: 提供一种半导体器件，包括第一和第二FinFET以及由绝缘材料制成并且设置在第一和第二FinFET之间的分隔塞。第一FinFET包括在第一方向上延伸的第一鳍结构，在第一鳍结构上方形成的第一栅极电介质和在第一栅极电介质上方形成并且在垂直于第一方向的第二方向上延伸的第一栅电极。第二FinFET包括第二鳍结构，在第二鳍结构上方形成的第二栅极电介质和在第一栅极电介质上方形成并且在第二方向上延伸的第二栅电极。当从上面看时，分隔塞的端部形状呈凹形的弧形形状，而邻接分隔塞的第一栅电极的端部呈凸形的弧形形状。本发明实施例涉及半导体集成电路，更具体地，涉及具有鳍结构的半导体器件及其制造工艺。
-
公开(公告)号：CN105895695A
公开(公告)日：2016-08-24
申请号：CN201510694354.5
申请日：2015-10-21
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L29/423 , H01L21/336
Abstract: 本发明提供了半导体结构及其形成方法。半导体结构包括衬底和形成在衬底上方的鳍结构。半导体结构进一步包括围绕鳍结构形成的隔离结构以及横跨鳍结构形成的栅极结构。此外，栅极结构包括形成在鳍结构上方的第一部分和形成在隔离结构上方的第二部分，并且栅极结构的第二部分包括延伸进隔离结构内的延伸部分。
-
公开(公告)号：CN104851913A
公开(公告)日：2015-08-19
申请号：CN201410338643.7
申请日：2014-07-16
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L29/423 , H01L21/336
CPC classification number: H01L29/66795 , H01L21/26586 , H01L21/32133 , H01L29/0649 , H01L29/0847 , H01L29/165 , H01L29/66545 , H01L29/6656 , H01L29/66636 , H01L29/7848 , H01L29/785
Abstract: 本发明提供了一种场效应晶体管(FET)结构。在一些实施例中，场效应晶体管(FET)结构包括第一半导体结构和栅极结构。第一半导体结构包括沟道区以及源极区和漏极区。源极区和漏极区分别形成在沟道区的相对两端。栅极结构包括中心区和基脚区。中心区形成在第一半导体结构上方。在中心区的相对两侧并且沿着中心区邻近于第一半导体结构的位置形成基脚区。本发明还提供了一种形成晶体管的方法。
-
Patent Agency Ranking
公开(公告)号：CN101051622A
公开(公告)日：2007-10-10
申请号：CN200710091659.2
申请日：2007-04-03
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/768 , H01L21/311
CPC classification number: H01L21/76829 , H01L21/76804 , H01L21/76807 , H01L21/76808
Abstract: 一种形成双镶嵌的方法，包括：依序形成第一、第二与第三材料层在基板上，所述第一、第二与第三材料层分别具有第一、第二与第三厚度；蚀刻一个开口至所述第一材料层中，所述蚀刻步骤移除所述第三材料层的部分或全部厚度，且所述开口的深度与所述第三材料层被移除的厚度之比等于在所述蚀刻步骤中所述第一材料层与所述第三材料层的蚀刻选择比。上述形成双镶嵌方法中的蚀刻操作可自动停止以产生具有预定深度的开口。
-
公开(公告)号：CN119855228A
公开(公告)日：2025-04-18
申请号：CN202411462401.9
申请日：2024-10-18
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本申请公开半导体器件中的栅极结构轮廓。本发明公开了一种半导体器件和制造该半导体器件的方法。半导体器件包括：衬底；基底结构，基底结构具有设置在衬底上的第一基底部分和第二基底部分；隔离区，设置在衬底上并且与基底结构相邻；纳米结构沟道区，设置在第一基底部分上；源极/漏极区域，设置在第二基底部分上；栅极结构；以及栅极间隔件，沿栅极结构侧壁设置，并且在栅极结构和隔离区之间。栅极结构包括外部栅极部分和内部栅极部分，外部栅极部分包括：外部栅极部分，包括锥形截面轮廓，并且被设置在隔离区上，以及内部栅极部分，包括非锥形截面轮廓，并且被设置在纳米结构沟道区上。
-
公开(公告)号：CN113113297B
公开(公告)日：2025-02-07
申请号：CN202110203028.5
申请日：2021-02-23
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本文叙述半导体装置及其形成方法。前述方法包括：沉积虚设栅极材料层在蚀刻至基板上的鳍片之上。然后形成栅极遮罩于在鳍片的通道区域中的虚设栅极材料层之上。使用栅极遮罩，蚀刻虚设栅极电极至虚设栅极材料。然后沉积顶部间隔物于栅极遮罩之上且沿着虚设栅极电极的顶部的侧壁。然后蚀刻穿过虚设栅极材料的剩余部分且穿过鳍片的开口。然后沿着开口的侧壁形成底部间隙物，且底部间隔物使开口与虚设栅极电极的底部分离。然后形成源极/漏极区域在开口中，且以金属栅极堆叠物取代虚设栅极电极。
-
公开(公告)号：CN113629055B
公开(公告)日：2025-01-17
申请号：CN202110830765.8
申请日：2021-07-22
Applicant: 台湾积体电路制造股份有限公司
Abstract: 公开了一种半导体器件及其制造方法。半导体器件包括衬底、设置在衬底上具有鳍顶面的鳍状结构、设置在鳍结构上的源/漏(S/D)区、设置在鳍顶面上的栅极结构、以及具有设置在栅极结构和源/漏区之间的第一和第二间隔件部分的栅极间隔件。第一间隔件部分在鳍顶面上方延伸并且沿着栅极结构的侧壁设置。第二间隔件部分在鳍顶面下方延伸并沿着源/漏区的侧壁设置。
-
公开(公告)号：CN109786330B
公开(公告)日：2023-05-05
申请号：CN201810917111.7
申请日：2018-08-13
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234 , H01L27/088
Abstract: 本文提供了集成电路的实例以及用于形成该集成电路的方法。在一些实例中，一种方法包括接收衬底，该衬底包括：在衬底的其余部分上方延伸的多个鳍；第一区域，包括含有多个鳍的第一子集的第一防护区域；以及第二区域，包括含有多个鳍的第二子集的第二防护区域。第一区域具有第一性能特征，并且第二区域具有与第一性能特征不同的第二性能特征。基于第一性能特征，将多个鳍的第一子集凹陷至第一高度，并且基于第二性能特征，将多个鳍的第二子集凹陷至小于第一高度的第二高度。
-
-
-
-
-
-
-
-
-
Search Results
263
records
(took 0.036 seconds)
