公开(公告)号：CN103219384A

公开(公告)日：2013-07-24

申请号：CN201310115866.2

申请日：2013-04-03

Applicant: 北京大学

Inventor： 黄如 ,  武唯康 ,  安霞 ,  谭斐 ,  黄良喜 ,  冯慧 ,  张兴

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/336

CPC classification number: H01L29/785 ,  H01L27/0251 ,  H01L29/0673 ,  H01L29/66439 ,  H01L29/66795 ,  H01L29/775

Abstract: 本发明公开了一种抗单粒子辐射的多栅器件及其制备方法。本发明的多栅器件包括：衬底；在衬底上且分别位于两端的源区和漏区；在衬底上的源区和漏区之间的凸出的鳍型结构和介质层；在鳍型结构和介质层上的栅介质和栅电极；以及在相邻的两个鳍之间的漏区中设置有两层互相分开的隔离层，两层隔离层之间形成夹心。夹心与衬底的掺杂类型相反，与衬底形成分流pn结，并且分流pn结电极与漏极并不相连，这样被分流pn结收集的部分电荷不会输出到漏极，最终可以从多栅器件内导出，从而减弱了单粒子效应的影响。与现有技术的多栅器件相比，本发明可以做到在两者版图面积几乎相同的前提之下，有效地提高器件抗单粒子辐射的能力。

公开(公告)号：CN102227001B

公开(公告)日：2013-03-06

申请号：CN201110170991.4

申请日：2011-06-23

Applicant: 北京大学

Inventor： 黄如 ,  李志强 ,  安霞 ,  郭岳 ,  张兴

IPC: H01L29/78 ,  H01L29/47 ,  H01L21/336

CPC classification number: H01L29/66477 ,  H01L29/0895 ,  H01L29/16 ,  H01L29/41783 ,  H01L29/517 ,  H01L29/66643 ,  H01L29/78

Abstract: 本发明提供一种锗基NMOS器件结构及其制备方法。该方法在源、漏区与衬底之间淀积了二氧化锗(GeO2)和金属氧化物双层介质材料。本发明不但降低了锗基肖特基NMOS源漏处电子的势垒高度，改善了锗基肖特基晶体管的电流开关比，提升了锗基肖特基NMOS晶体管的性能，而且制作工艺与硅CMOS技术完全兼容，保持了工艺简单的优势。相对于现有工艺制备方法，本发明结构及其制造方法简单、有效地提升锗基肖特基NMOS晶体管的性能。

公开(公告)号：CN102278935B

公开(公告)日：2012-10-10

申请号：CN201110103196.3

申请日：2011-04-25

Applicant: 北京大学

Inventor： 黄如 ,  谭斐 ,  安霞 ,  张兴

IPC: G01B7/00

Abstract: 本发明公开了一种CMOS器件辐照位移损伤区在沟道的相对位置的估算方法。将CMOS器件的沟道平均分为两部分，靠近源端的部分为区域I，靠近漏端的部分为区域II。辐照后与辐照前相比，若栅源电容减小，而栅漏电容增大，则辐照位移损伤区在区域I，若栅源电容增大，而栅漏电容减小，则辐照位移损伤区在区域II。本发明针对CMOS器件，通过辐照前后本征电容的变化去表征辐照产生位移损伤区在沟道中的相对位置，方法简单，容易操作，为确定辐照位移损伤区在CMOS器件位置提供了一种思路，对单粒子研究和单粒子建模以及集成电路加固都有重大意义。

公开(公告)号：CN102621473A

公开(公告)日：2012-08-01

申请号：CN201210109526.4

申请日：2012-04-13

Applicant: 北京大学

Inventor： 安霞 ,  杨东 ,  黄良喜 ,  黄如

IPC: G01R31/26

Abstract: 本发明公开了一种实时监控NBTI效应界面态产生的测试方法，属于半导体器件可靠性测试领域。该方法将NBT应力偏置中栅端的直流电压信号源变为脉冲信号源，在不同时间NBT应力后，采用电荷泵法测得衬底电流，即时监控因NBTI效应所导致界面态电荷的增加。本发明测试方法相对于常用的监控界面态电荷变化的测试方法更具有实时性，减少NBTI退化的恢复量，从而更能有效地评估NBTI效应对器件特性的影响。

公开(公告)号：CN101727525B

公开(公告)日：2012-02-01

申请号：CN200910243156.1

申请日：2009-12-30

Applicant: 北京大学

Inventor： 薛守斌 ,  王思浩 ,  安霞 ,  黄如 ,  张兴

IPC: G06F17/50

Abstract: 本发明提供了一种分析CMOS器件辐照位移损伤的模型，属于CMOS器件的辐照位移损伤技术领域。该模型由六个子分析模块组成，包括：一漏、源端位移损伤分析模块、一沟道区位移损伤分析模块、一缺陷群分析模块、一复合增强迁移分析模块、一瞬态增强扩散分析模块和一隔离区位移损伤分析模块，利用蒙特卡罗的方法按照高斯分布随机生成入射粒子，所述模型根据入射粒子打入器件的位置，获取上述六个子分析模块中的一个或多个值，得到CMOS器件在辐照条件下的位移损伤效应。利用本发明能够准确地估算出器件和集成电路在辐射环境中的位移损伤效应。

公开(公告)号：CN102278935A

公开(公告)日：2011-12-14

申请号：CN201110103196.3

申请日：2011-04-25

Applicant: 北京大学

Inventor： 黄如 ,  谭斐 ,  安霞 ,  张兴

IPC: G01B7/00

Abstract: 本发明公开了一种CMOS器件辐照位移损伤区在沟道的相对位置的估算方法。将CMOS器件的沟道平均分为两部分，靠近源端的部分为区域I，靠近漏端的部分为区域II。辐照后与辐照前相比，若栅源电容减小，而栅漏电容增大，则辐照位移损伤区在区域I，若栅源电容增大，而栅漏电容减小，则辐照位移损伤区在区域II。本发明针对CMOS器件，通过辐照前后本征电容的变化去表征辐照产生位移损伤区在沟道中的相对位置，方法简单，容易操作，为确定辐照位移损伤区在CMOS器件位置提供了一种思路，对单粒子研究和单粒子建模以及集成电路加固都有重大意义。

公开(公告)号：CN102270599A

公开(公告)日：2011-12-07

申请号：CN201110240897.1

申请日：2011-08-22

Applicant: 北京大学

Inventor： 黄如 ,  云全新 ,  安霞 ,  张兴

IPC: H01L21/762

Abstract: 本发明公开了一种用于集成电路制造的场区隔离方法，该方法在有源区和场区定义之后，在场区注入硅离子及配对离子，去除注入掩膜之后，利用热退火在场区生成氧化硅隔离层。本发明既可以获得用于集成电路制造工艺的场区隔离结构，同时工艺制备流程采用常用工艺，制备方法简单。

公开(公告)号：CN102227001A

公开(公告)日：2011-10-26

申请号：CN201110170991.4

申请日：2011-06-23

Applicant: 北京大学

Inventor： 黄如 ,  李志强 ,  安霞 ,  郭岳 ,  张兴

IPC: H01L29/78 ,  H01L29/47 ,  H01L21/336

CPC classification number: H01L29/66477 ,  H01L29/0895 ,  H01L29/16 ,  H01L29/41783 ,  H01L29/517 ,  H01L29/66643 ,  H01L29/78

Abstract: 本发明提供一种锗基NMOS器件结构及其制备方法。该方法在源、漏区与衬底之间淀积了二氧化锗(GeO2)和金属氧化物双层介质材料。本发明不但降低了锗基肖特基NMOS源漏处电子的势垒高度，改善了锗基肖特基晶体管的电流开关比，提升了锗基肖特基NMOS晶体管的性能，而且制作工艺与硅CMOS技术完全兼容，保持了工艺简单的优势。相对于现有工艺制备方法，本发明结构及其制造方法简单、有效地提升锗基肖特基NMOS晶体管的性能。

公开(公告)号：CN102201364A

公开(公告)日：2011-09-28

申请号：CN201110138670.6

申请日：2011-05-26

Applicant: 北京大学

Inventor： 黄如 ,  林猛 ,  郭岳 ,  安霞 ,  张兴

IPC: H01L21/762 ,  H01L21/02 ,  H01L21/20

Abstract: 本发明公开了一种GeOI衬底制备方法，该方法在制备GeOI衬底过程中同步实现了对背界面的钝化处理，具体步骤为：分别提供半导体锗衬底和硅衬底，对锗衬底和硅衬底进行清洗，去除锗衬底和硅衬底表面的自然氧化层；随后，在硅衬底上生长一层SiO2；在SiO2上淀积一层SixNy；在SixNy上淀积用于键合的SiO2，在锗衬底上淀积用于键合的氟化SiO2(FSG)；对SixNy的SiO2和锗衬底上的氟化SiO2(FSG)做表面激活处理，随后沿激活表面对准键合；键合后退火；减薄。本发明可提高GeOI衬底的背界面质量。

公开(公告)号：CN102194748A

公开(公告)日：2011-09-21

申请号：CN201010125795.0

申请日：2010-03-15

Applicant: 北京大学

Inventor： 安霞 ,  郭岳 ,  云全新 ,  黄如 ,  张兴

IPC: H01L21/8234 ,  H01L21/336 ,  H01L21/265 ,  H01L27/088 ,  H01L29/78

CPC classification number: H01L21/26506 ,  H01L21/26513 ,  H01L21/823807 ,  H01L29/16 ,  H01L29/6659 ,  H01L29/7833 ,  H01L29/7848

Abstract: 本发明提供一种半导体器件及其制造方法，其中所述制造方法包括：提供锗基半导体衬底，所述锗基半导体衬底具有多个有源区以及多个有源区之间的器件隔离区，所述有源区上具有栅极介质层和栅极介质层之上的栅极，所述有源区包括源漏扩展区和深源漏区；对所述源漏扩展区进行第一离子注入工艺，所述第一离子注入工艺中的注入离子包括硅或碳；对所述源漏扩展区进行第二离子注入工艺；对所述深源漏区进行第三离子注入工艺；对经过第三离子注入工艺之后的锗基半导体衬底进行退火工艺。所述半导体器件的制造方法，通过杂质硅或碳注入，可以由源漏扩展区晶格失配有效地在锗沟道中引入合适应力，增强沟道中电子的迁移率，提高器件性能。