公开(公告)号：CN102625579B

公开(公告)日：2014-10-29

申请号：CN201210039282.7

申请日：2008-08-26

Applicant: 揖斐电株式会社

Inventor： 谷口普崇 ,  古谷俊树 ,  古泽刚士 ,  苅谷隆

IPC: H05K1/18 ,  H01L21/31

CPC classification number: H05K1/187 ,  H01L21/563 ,  H01L21/568 ,  H01L23/3107 ,  H01L23/3135 ,  H01L2224/16 ,  H01L2224/16225 ,  H01L2224/32225 ,  H01L2224/73204 ,  H01L2224/81193 ,  H01L2224/83104 ,  H01L2224/92125 ,  H01L2924/01004 ,  H01L2924/01078 ,  H01L2924/01079 ,  H05K3/205 ,  H05K3/428 ,  H05K3/4602 ,  H05K3/4652 ,  H05K2201/10674 ,  H05K2203/063 ,  Y10T29/4913 ,  Y10T29/49133 ,  Y10T29/49139 ,  Y10T29/49146 ,  Y10T29/49147 ,  Y10T29/49155 ,  Y10T29/49169 ,  H01L2924/00012 ,  H01L2924/00

Abstract: 在以能够分离的状态将铜箔配置在载体上而得到的第一基材上形成用于安装电子部件(2)的连接端子(80)。并且，将连接端子(80)与电子部件(2)的凸块(20)电连接，在电子部件(2)与第一基材之间填充填底材料(4)。然后，由绝缘构件(3)覆盖电子部件(2)。然后，分离载体和铜箔，进行蚀刻来去除露出的不需要的铜箔，则得到电子部件内置线路板(1)。

公开(公告)号：CN103369816A

公开(公告)日：2013-10-23

申请号：CN201310109960.7

申请日：2013-03-29

Applicant: 揖斐电株式会社

Inventor： 照井诚 ,  小松大基 ,  国枝雅敏 ,  苅谷隆

IPC: H05K1/02 ,  H05K3/46

CPC classification number: H05K3/305 ,  H01L21/563 ,  H01L23/49816 ,  H01L23/49827 ,  H01L23/49894 ,  H01L23/5382 ,  H01L23/5383 ,  H01L23/5384 ,  H01L24/03 ,  H01L24/16 ,  H01L24/81 ,  H01L25/50 ,  H01L2224/0401 ,  H01L2224/131 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2224/32225 ,  H01L2224/73204 ,  H01L2224/81192 ,  H01L2924/12042 ,  H01L2924/1436 ,  H01L2924/15192 ,  H01L2924/15311 ,  H05K1/115 ,  H05K3/10 ,  H05K3/103 ,  H05K3/20 ,  H05K3/32 ,  H05K3/4602 ,  H05K3/4658 ,  H05K3/4694 ,  H05K2201/10159 ,  H05K2201/10378 ,  H05K2201/1053 ,  Y10T29/49128 ,  Y10T29/49165 ,  H01L2924/00 ,  H01L2924/014

Abstract: 本发明提供一种具有高可靠性的电路板及其制造方法。电路板(100)具备：层间绝缘层(26a)；导体层(35a)，其形成在层间绝缘层(26a)上；层间绝缘层(39a)，其设置在层间绝缘层(26a)上和导体层(35a)上；布线结构体(10)，其配置在层间绝缘层(26a)上，具有绝缘层(110)和绝缘层(110)上的导体图案(111)；以及通路导体(38c)，其形成在层间绝缘层(39a)的内部，连接导体层(35a)和导体层(37c)。

公开(公告)号：CN101341807B

公开(公告)日：2012-09-19

申请号：CN200780000834.0

申请日：2007-04-11

Applicant: 揖斐电株式会社

Inventor： 真野靖彦 ,  苅谷隆 ,  加藤忍

IPC: H05K3/46

CPC classification number: H05K3/4046 ,  H01F17/0006 ,  H01F17/06 ,  H01F41/046 ,  H01F2017/002 ,  H01F2017/065 ,  H01L23/645 ,  H01L2224/05568 ,  H01L2224/05573 ,  H01L2224/16225 ,  H01L2224/16235 ,  H01L2924/00014 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01087 ,  H01L2924/14 ,  H01L2924/15312 ,  H01L2924/1532 ,  H01L2924/3011 ,  H01L2924/3025 ,  H05K1/0233 ,  H05K1/115 ,  H05K1/185 ,  H05K3/42 ,  H05K3/4602 ,  H05K2201/086 ,  H05K2201/09581 ,  Y10T29/4902 ,  H01L2224/05599

Abstract: 本发明提供一种电感器、电感器的制造方法以及组装电感器的方法。该电感器为新式的埋入基板的电感器。本发明的电感器为埋入基板的电感器(10)，包括导体(32)与磁性体(30)，该导体(32)沿印刷电路板(2，13)的厚度方向延伸，该磁性体(30)与上述导体之间不空开间隙地紧贴在上述导体上。该磁性体(30)由形成为圆筒形的铁氧体等形成，导体(32)由在圆筒形铁氧体的内周面上析出的镀铜层构成，其沿印刷电路板的厚度方向被插入。

公开(公告)号：CN101102642B

公开(公告)日：2010-11-10

申请号：CN200710128776.1

申请日：2001-01-12

Applicant: 揖斐电株式会社

Inventor： 坂本一 ,  杉山直 ,  王东冬 ,  苅谷隆

IPC: H05K1/18 ,  H05K1/02 ,  H01L23/544 ,  H01L21/60 ,  H01L23/13 ,  H01L23/498 ,  H01L23/538

Abstract: 多层印刷电路板，在芯基板(30)预先内藏IC芯片(20)，而在该IC芯片(20)的垫(pad)(24)上配设过渡(transition)层(38)。因此，可不使用引线(lead)零件和封装树脂，取得IC芯片与多层印刷电路板的电连接。另外，通过在模垫(die pad)(24)上设置铜制的过渡层(38)，可防止垫(24)上的树脂残留，并能使垫(24)与过孔(viahole)(60)的连接性与可靠性提高。

公开(公告)号：CN101199247B

公开(公告)日：2010-09-29

申请号：CN200680021236.7

申请日：2006-06-13

Applicant: 揖斐电株式会社

Inventor： 苅谷隆

IPC: H05K3/46 ,  H01L23/12

CPC classification number: H05K1/11 ,  H01L23/50 ,  H01L23/5383 ,  H01L23/5384 ,  H01L24/16 ,  H01L2224/131 ,  H01L2224/16 ,  H01L2224/81192 ,  H01L2224/81815 ,  H01L2924/0001 ,  H01L2924/00011 ,  H01L2924/00014 ,  H01L2924/01012 ,  H01L2924/01019 ,  H01L2924/0102 ,  H01L2924/01025 ,  H01L2924/01046 ,  H01L2924/01057 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01084 ,  H01L2924/12042 ,  H01L2924/14 ,  H01L2924/15311 ,  H01L2924/19041 ,  H01L2924/19043 ,  H01L2924/30105 ,  H01L2924/30107 ,  H01L2924/3011 ,  H05K1/113 ,  H05K1/162 ,  H05K3/4602 ,  H05K3/4652 ,  H05K2201/0175 ,  H05K2201/0355 ,  H05K2201/09309 ,  H05K2201/09509 ,  H05K2201/09518 ,  H05K2201/096 ,  H05K2201/09718 ,  H05K2201/09763 ,  H05K2201/10674 ,  H01L2924/014 ,  H01L2224/13099 ,  H01L2924/00 ,  H01L2224/0401

Abstract: 本发明提供一种印刷线路板。该印刷线路板包括可安装在1个芯片上包括2个处理器核心(81A、81B)的双核处理器(80)的安装部(60)、和对应于各处理器核心(81A、81B)各自独立形成的电源线(12A、12B)、接地线(11A、11B)、第1及第2层状电容器(40A、40B)。因此，即使各处理器核心(81A、81B)的电位瞬间降低，也可以通过与其相对应的层状电容器(40A、40B)的作用抑制电位的瞬间降低，即使一个处理器核心的电压变动，该电压变动也不会影响其余的处理器核心，因此也不会产生误动作。

公开(公告)号：CN101827490A

公开(公告)日：2010-09-08

申请号：CN201010170644.7

申请日：2004-12-06

Applicant: 揖斐电株式会社

Inventor： 苅谷隆 ,  持田晶良

IPC: H05K1/00 ,  H05K1/16 ,  H05K3/46

CPC classification number: H05K1/162 ,  H05K1/0231 ,  H05K1/0271 ,  H05K1/113 ,  H05K3/4602 ,  H05K2201/0133 ,  H05K2201/0175 ,  H05K2201/0179 ,  H05K2201/0187 ,  H05K2201/09509 ,  H05K2201/09518 ,  H05K2201/09563 ,  H05K2201/096 ,  H05K2201/09718 ,  H05K2201/09763 ,  H05K2201/10522 ,  H05K2201/10734

Abstract: 多层印制线路板(10)具有：安装部(60)，把与布线图形(32)等电连接的半导体元件安装在表面上；以及层状电容器部(40)，具有陶瓷制的高电介质层(43)以及夹住该高电介质层(43)的第1和第2层状电极(41、42)，第1和第2层状电极(41、42)的一方与半导体元件的电源线连接，另一方与接地线连接。在该多层印制线路板(10)中，由于在电源线和接地线之间连接的层状电容器部(40)的高电介质层(43)是陶瓷制的，因而可增大层状电容器部(40)的静电电容。因此，即使在容易发生电位瞬时下降的状况下，也能取得充分的去耦效果。

公开(公告)号：CN101683006A

公开(公告)日：2010-03-24

申请号：CN200880015470.8

申请日：2008-08-26

Applicant: 揖斐电株式会社

Inventor： 谷口普崇 ,  古谷俊树 ,  古泽刚士 ,  苅谷隆

IPC: H05K3/46 ,  H01L23/12

CPC classification number: H05K1/187 ,  H01L21/563 ,  H01L21/568 ,  H01L23/3107 ,  H01L23/3135 ,  H01L2224/16 ,  H01L2224/16225 ,  H01L2224/32225 ,  H01L2224/73204 ,  H01L2224/81193 ,  H01L2224/83104 ,  H01L2224/92125 ,  H01L2924/01004 ,  H01L2924/01078 ,  H01L2924/01079 ,  H05K3/205 ,  H05K3/428 ,  H05K3/4602 ,  H05K3/4652 ,  H05K2201/10674 ,  H05K2203/063 ,  Y10T29/4913 ,  Y10T29/49133 ,  Y10T29/49139 ,  Y10T29/49146 ,  Y10T29/49147 ,  Y10T29/49155 ,  Y10T29/49169 ,  H01L2924/00012 ,  H01L2924/00

Abstract: 在以能够分离的状态将铜箔配置在载体上而得到的第一基材上形成用于安装电子部件(2)的连接端子(80)。并且，将连接端子(80)与电子部件(2)的凸块(20)电连接，在电子部件(2)与第一基材之间填充填底材料(4)。然后，由绝缘构件(3)覆盖电子部件(2)。然后，分离载体和铜箔，进行蚀刻来去除露出的不需要的铜箔，则得到电子部件内置线路板(1)。

公开(公告)号：CN100581326C

公开(公告)日：2010-01-13

申请号：CN200580001213.5

申请日：2005-01-28

Applicant: 揖斐电株式会社

Inventor： 苅谷隆 ,  古谷俊树

IPC: H05K3/46

Abstract: 多层印刷配线板(10)包括：核心基板(20)；积层(30)，其形成于该核心基板(20)上，并在上表面设置有导体图案(32)；低弹性模量层(40)，其形成于该积层(30)上；焊盘(52)，其设置在该低弹性模量层(40)的上表面，通过焊垫(66)与半导体芯片(70)连接；以及导体柱(50)，其贯通低弹性模量层(40)，将焊盘(52)和导体图案(32)电连接，导体柱(50)的上部和下部的直径均为80μm，中间部的直径为35μm，高度为200μm。该导体柱(50)的长径比Rasp(高度/最小直径)为5.7，最大直径/最小直径为2.3。

公开(公告)号：CN100550355C

公开(公告)日：2009-10-14

申请号：CN02801796.X

申请日：2002-02-06

Applicant: 揖斐电株式会社

Inventor： 苅谷隆 ,  西川雅也

IPC: H01L23/12

Abstract: 半导体芯片安装用基板2包括：在绝缘性树脂基体材料5的一个面一侧形成的第1导电性凸点12；布线图形15，从凸点12起朝向基体材料5的周边部分延伸地设置；充填通路孔9，从基体材料5的另一个面起到达布线图形15；以及第2导电性凸点13或导体焊盘19，位于该通路孔9的正上方并与其电连接。在第1导电性凸点12上预先安装半导体芯片3，通过经粘接剂交替地层叠该安装基板和具有容纳芯片3的开口部27和连接到第2导电性凸点13上的导体柱26或导体焊盘的层间构件20，在最外层上配置I/O布线基板30等的其它连接用电路基板，通过对该层叠体加热加压实现一体化来制造连接可靠性方面良好的、能实现高密度化和薄型化的半导体模块。

公开(公告)号：CN101395978A

公开(公告)日：2009-03-25

申请号：CN200780007162.6

申请日：2007-04-20

Applicant: 揖斐电株式会社

Inventor： 苅谷隆 ,  古谷俊树 ,  河西猛

IPC: H05K3/46

CPC classification number: H01L21/4857 ,  H01L21/486 ,  H01L23/49822 ,  H01L23/49827 ,  H01L2224/05568 ,  H01L2224/05573 ,  H01L2224/16 ,  H01L2224/16225 ,  H01L2224/16235 ,  H01L2924/00014 ,  H01L2924/01019 ,  H01L2924/01046 ,  H01L2924/01057 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/15174 ,  H01L2924/15311 ,  H01L2924/3011 ,  H05K1/112 ,  H05K3/4602 ,  H05K3/4688 ,  H05K2201/0187 ,  H05K2201/10674 ,  H01L2224/05599

Abstract: 本发明提供一种可实现细间距的多层印刷线路板。在多层印刷线路板(10)中内置耐热性基板(30)，并在该耐热性基板上交替层叠层间树脂绝缘层(50)和导体层(58)，形成由导通孔(60)将各导体层之间连接起来的积层布线层。通过使用由Si基板(20)构成的耐热性基板，在镜面处理后的Si基板表面形成导通孔(48)，从而与在具有凹凸的树脂基板上形成导通孔相比，可以形成较细的布线，可以实现细间距化。此外，通过在镜面处理后的表面上形成布线，可以减小布线偏差，减小阻抗偏差。