-
公开(公告)号：CN112349788B
公开(公告)日：2022-02-08
申请号：CN202011217544.5
申请日：2020-11-04
Applicant: 复旦大学
IPC: H01L29/792 , H01L29/24 , H01L29/51 , H01L21/34 , H01L31/032 , H01L31/113 , H01L31/18 , G06N3/063
Abstract: 本发明公开一种二维/零维混合结构的人工异质突触器件及制备方法。该人工异质突触器件包括：柔性衬底；背栅电极，形成在柔性衬底上；隧穿层，形成在背栅电极上；电荷俘获层，其为零维量子点，具有电荷俘获功能，形成在隧穿层上；阻挡层，形成在电荷俘获层上；沟道，其为二维材料，具有双面功能不对称特征，形成在阻挡层上；源漏电极，形成在沟道两侧，利用二维材料高效的光吸收效率，通过虚拟的光学栅完成神经突触前端的模拟，同时利用电学调制实现神经突触另一个前端的模拟，配合器件的源极模拟的神经突触后端，共同组成人工异质突触器件。实现了光电双调制，有效地解决了单纯的电调制中信息获取和数据处理分离的问题，并降低了功耗。
-
公开(公告)号：CN113964231A
公开(公告)日：2022-01-21
申请号：CN202111156457.8
申请日：2021-09-30
Applicant: 复旦大学
IPC: H01L31/113 , H01L31/0352 , H01L31/18
Abstract: 本发明公开一种感光增强的视觉神经形态器件及其制备方法。该感光增强的视觉神经形态器件包括：衬底；背栅电极，形成在所述衬底上；底层介质/钙钛矿量子点/顶层介质叠层结构，形成在所述背栅电极上，其中，所述底层介质和所述顶层介质为致密的氧化物，并且具有氧空位缺陷，所述底层介质作为存储功能层；二维材料层，其为能带可与可见光波段进行匹配，在光照的作用下可以产生空穴电子对，并且电子占据主导作用的n型二维材料，作为沟道，实现基础感光功能，形成在所述顶层介质上；源电极和漏电极，形成在所述二维材料层的两端；利用钙钛矿量子点与二维材料的耦合作用增强器件感光效应，在同一器件实现光学信息的感知、计算与存储功能。
-
公开(公告)号：CN113889436A
公开(公告)日：2022-01-04
申请号：CN202111070720.1
申请日：2021-09-13
Applicant: 上海集成电路制造创新中心有限公司 , 复旦大学
IPC: H01L21/8234 , H01L27/088 , H01L29/423
Abstract: 本发明提供了一种环栅结构源漏的外延制备方法以及环栅结构，其中的方法包括：提供一衬底，在所述衬底上形成多个鳍片，沿沟道方向，相邻的两个鳍片之间具有凹槽；在所述衬底上淀积非晶硅层；对所述非晶硅层进行退火，以使所述非晶硅层结晶形成单晶硅层；以所述单晶硅层的表面为起始表面，外延生长锗硅材料，形成锗硅体层；在所述锗硅体层形成环栅结构的源/漏区；通过在凹槽淀积非晶硅层，然后将非晶硅层经过退火处理结晶成单晶硅层，以单晶硅层为起始表面生长锗硅体层的方法，能够制备出无位错高质量的硅锗体层，为沟道提供足够的应力，提升环栅器件的空穴迁移率，进而提高环栅器件的开启电流。
-
公开(公告)号：CN111834467B
公开(公告)日：2021-12-03
申请号：CN201910322519.4
申请日：2019-04-22
Applicant: 复旦大学
IPC: H01L29/872 , H01L21/34
Abstract: 本发明提供了一种与Si工艺兼容的NixSiy/Ga2O3肖特基二极管及其制备方法，用于在标记片上形成肖特基电极以及欧姆电极，该标记片的工作面具有第一区域、第二区域以及第三区域，包括以下步骤：将Ga2O3薄膜覆盖在第一区域上，然后将Ga2O3薄膜的表面以及工作面全部涂胶；在Ga2O3薄膜的表面以及工作面光刻去胶得到阳极窗口；在阳极窗口处溅射沉积Si以及Ni；将去胶的标记片在惰性气氛、预定温度下快速退火预定时间；在第一区域以及第三区域制作具有Ga2O3的欧姆电极，从而得到NixSiy/Ga2O3肖特基二极管。本发明制得的NixSiy/Ga2O3肖特基电极具有较低的电阻率，优异的热稳定性，在满足与硅工艺相兼容的情况下能够制得势垒高度可调的NixSiy/Ga2O3肖特基阳极，具有广泛的应用前景。
-
公开(公告)号：CN113541451A
公开(公告)日：2021-10-22
申请号：CN202010319721.4
申请日：2020-04-21
Applicant: 复旦大学
Abstract: 本发明提供一种用于增强型GaN HEMT的高频智能半桥栅驱动电路，用于对外部输入的低压数字输入信号HI和LI进行处理并输出高侧输出信号HO和低侧输出信号LO，其特征在于，包括：输入接收电路、数控高精度死区时间产生电路、低侧数控延时电路、低侧高效率输出驱动电路L、高侧预驱动电路、低延时高压电平移位电路、高侧高效率输出驱动电路H、栅压钳位电路、短路保护电路以及欠压保护电路。其中，数控高精度死区时间产生电路和低侧数控延时电路内部的延迟电路采用数字控制延时电路，栅压钳位电路具有第一PMOS晶体管M1L、第二PMOS晶体管M2L、NMOS晶体管M3L、比较器、钳位反相器和2输入或门。
-
Patent Agency Ranking
公开(公告)号：CN109360850B
公开(公告)日：2021-10-22
申请号：CN201811308208.4
申请日：2018-11-05
Applicant: 复旦大学
IPC: H01L27/32
Abstract: 本发明属于集成电路设计技术领域，具体为一种降低AMOLED像素电路中驱动TFT功耗的方法。本发明通过减小AMOLED像素电路中作为驱动TFT（包括N型TFT和P型TFT）的阈值电压的绝对值|VTH|，从而降低其功耗。包括以下技术手段：生长不同的电介质薄膜并对薄膜及其内部的固定电荷量通过热处理进行调控；离子注入；在半导体薄膜靠近栅绝缘层一侧的表面注入额外的电子或空穴；调节作为沟道层的半导体薄膜的参杂浓度和厚度。本发明可以降低AMOLED显示面板中每一个亚像素在工作时的功耗。从而降低整个OLED显示面板的工作功耗。
-
公开(公告)号：CN113517402A
公开(公告)日：2021-10-19
申请号：CN202110677821.9
申请日：2021-06-18
Applicant: 复旦大学 , 上海集成电路制造创新中心有限公司
Abstract: 本发明提供了双向阈值对称的选通器，所述双向阈值对称的选通器包括衬底、第一银电极、阻变层和第二银电极，阻变层的组成材料为有机无机杂化钙钛矿，选通器采用了平面对称的双电极结构，在电压刺激下，保证了选通器的第一银电极和第二银电极均能够提供足够的银源，有利于获得双向阈值对称的选通特性，结构简单。本发明还提供了所述双向阈值对称的选通器的制备方法，包括通过真空热蒸发工艺，在衬底的顶面上沉积第一银电极和第二银电极，通过紫外臭氧设备处理沉积有第一银电极和第二银电极的衬底，配制有机无机杂化钙钛矿溶液，通过旋涂工艺对有机无机钙钛矿溶液进行旋涂，形成钙钛矿薄膜。所述双向阈值对称的选通器的制备方法简单，成本低。
-
公开(公告)号：CN113506775A
公开(公告)日：2021-10-15
申请号：CN202110720222.0
申请日：2021-06-28
Applicant: 上海集成电路制造创新中心有限公司 , 复旦大学
IPC: H01L21/8242 , H01L27/108
Abstract: 本发明提供了一种动态随机存取存储器，包括衬底、晶体管、介质叠层、电容器和导电柱，所述晶体管设置于所述衬底的上表面，所述介质叠层设置于所述衬底的上表面，且部分所述介质叠层包覆所述晶体管，所述导电柱设有若干个，且所述导电柱分别与所述晶体管和所述电容器电接触，所述电容器设置于所述介质叠层，且所述电容器的底部与所述衬底的上表面的最小轴向距离大于0，使得降低了半导体衬底对电容器的电学干扰，从而可以增大电容器的品质因子，减少漏电流，避免了动态随机存取存储器占据较大空间，保证了动态随机存取存储器具有较大的存储密度。本发明提供了所述动态随机存取存储器的制作方法。
-
公开(公告)号：CN113429605A
公开(公告)日：2021-09-24
申请号：CN202110720204.2
申请日：2021-06-28
Applicant: 复旦大学 , 上海集成电路制造创新中心有限公司
IPC: C08J5/18 , C08G61/12 , C08L65/00 , C23C16/455 , G01N27/00
Abstract: 本发明提供了一种聚合物半导体薄膜的制备方法，包括步骤：S0：将衬底放入原子层沉积设备的反应腔体中；S1：向所述反应腔体中通入第一混合反应气体，所述第一混合反应气体包括第一前驱体；S2：向所述反应腔体中通入第二混合反应气体，所述第二混合反应气体包括第二前驱体，使所述第一前驱体与所述第二前驱体反应生成聚合物；S3：循环交替进行所述步骤S1和所述步骤S2，直至生成的聚合物半导体薄膜达到目标薄膜厚度，使得制备的聚合物半导体薄膜厚度精确可控，可以精确到纳米级别，并且即使在小于10nm的超薄厚度下，所述聚合物半导体薄膜仍然具有连续、均匀的薄膜形貌。本发明还提供一种聚合物半导体薄膜和气体传感器。
-
公开(公告)号：CN113284806A
公开(公告)日：2021-08-20
申请号：CN202110538164.X
申请日：2021-05-18
Applicant: 复旦大学 , 上海集成电路制造创新中心有限公司
IPC: H01L21/336 , H01L29/78 , H01L29/08
Abstract: 本发明提供了一种环栅器件及其源漏制备方法、器件制备方法、电子设备，其中，环栅器件的源漏制备方法，包括：在基底上形成鳍片，以及横跨所述鳍片的伪栅极单元，所述鳍片包括交替层叠的预备沟道层与预备牺牲层；所述伪栅极单元的数量为多个，多个所述伪栅极单元沿所述预备沟道层的沟道方向依次分布；刻蚀掉相邻两个伪栅极单元之间的预备牺牲层部分；对相邻两个伪栅极单元之间的预备沟道层部分进行刻蚀减薄，并保留部分沟道层材料作为种子层；基于所述种子层，外延源漏的锗硅体层，并在所述锗硅体层形成源极与漏极。
-
-
-
-
-
-
-
-
-
Search Results
918
records
(took 0.055 seconds)
