-
公开(公告)号：CN117590185A
公开(公告)日：2024-02-23
申请号：CN202311437106.3
申请日：2023-11-01
Applicant: 北京大学
IPC: G01R31/26 , H01L29/739
Abstract: 本发明公开了一种分离隧穿场效应晶体管涨落源的方法，属于半导体技术领域。本发明针对带有漏端欠覆盖区的隧穿场效应晶体管(DLund‑TFET)，将对于漏端隧穿结隧穿几率影响最大的两个涨落源的影响——杂质掺杂浓度梯度(DG)涨落和漏端欠覆盖区长度(Lund)涨落——分离开，并进一步提取出杂质掺杂浓度梯度(DG)涨落和漏端欠覆盖区长度(Lund)涨落。所有工作只需借助半导体分析仪和MATLAB即可完成，具有快速、低成本的优势。
-
公开(公告)号：CN117316234A
公开(公告)日：2023-12-29
申请号：CN202311361127.1
申请日：2023-10-20
Applicant: 北京大学
IPC: G11C11/419 , G11C11/412
Abstract: 本发明公开了一种超低功耗的静态随机存取存储器单元，该单元电路包括双反相器子电路、第一写缓冲子电路、第二写缓冲子电路和读缓冲子电路，双反相器子电路作为存储单元，通过交叉耦合实现对数据的锁存操作，所述第一写缓冲子电路和第二写缓冲子电路均采用一NMOS，第一写缓冲子电路与第一写位线和双反相器子电路连接，由写字线控制通断，实现对存储单元的写操作；第二写缓冲子电路与第二写位线和双反相器子电路连接，由写字线控制通断，实现对存储单元的写操作。本发明使用单个NMOS作为写缓冲子电路，相比于传统TFET SRAM从根本上避免TFET单向导通、正向p‑i‑n电流和串联电流衰减问题，减小了写延迟，提高了噪声容限。
-
公开(公告)号：CN117156864A
公开(公告)日：2023-12-01
申请号：CN202311107674.7
申请日：2023-08-30
Applicant: 北京超弦存储器研究院 , 北京大学
Abstract: 本发明公开了一种三维堆叠铁电电容交叉点阵存储器及其制备方法，属于半导体存储器领域。该存储器包括多层交叠的字线金属与隔离层结构，在上述结构内设置若干个存储单元柱；所述存储单元柱由相互包裹的内层金属位线与外层铁电介质层构成，以水平排列的多个存储单元柱为一垂直交叉点阵铁电电容阵列，该阵列中每层字线金属和单个存储单元柱相交构成存储单元，通过对字/位线同时施加电压，存储单元完成访问操作。本发明利用介质层三维堆叠的能力，将铁电电容集成在存储单元柱与字线金属交叠区域，使单元面积内的存储单元数量大幅提升，突破传统平面内的交叉点阵存储器的单元密度限制，实现了更高的单位面积存储密度。
-
公开(公告)号：CN116501261A
公开(公告)日：2023-07-28
申请号：CN202310574759.X
申请日：2023-05-22
Applicant: 北京大学
Abstract: 本发明提供了一种内容可寻址存储器的组合编码方法，属于新型存储与计算技术领域。本发明基于非易失性存储器实现可配置多特征内容可寻址存储器的组合编码方法，其核心在于以多个非易失性存储器件为一组进行组合编码，相较于传统以两个非易失性存储器件存储互补信息表示1位entry信息的实现方式，提高了编码效率，即以同样数量的存储器件个数编码更多的entry状态。本发明不仅可以提高基于非易失性存储器的CAM的编码效率，并且可以根据实际需求配置CAM的特征数，使其可以更加灵活的用于不同的搜索系统，相应地可以带来更高的搜索速度和能效。
-
公开(公告)号：CN115472194A
公开(公告)日：2022-12-13
申请号：CN202211155145.X
申请日：2022-09-22
Applicant: 北京大学
Abstract: 本发明提出了一种基于具有双极特性场效应晶体管实现内容可寻址存储器的方法，属于新型存储与计算技术领域。本发明通过在具有双极特性且源漏对称的场效应晶体管的栅极介质层和控制栅之间插入存储层，进行阈值电压的调制用于信息存储，并利用其非单调的转移特性用于输入搜索，在单个具有双极特性可调阈值的场效应晶体管上实现CAM单元所需的线性不可分的比较操作。相较于基于传统MOSFET的CAM设计，本发明具有显著降低的单元面积以及更加简洁的编程与搜索操作过程，相应地带来更高的能效，具有十分广阔的应用空间。
-
Patent Agency Ranking
公开(公告)号：CN114927526A
公开(公告)日：2022-08-19
申请号：CN202210620069.9
申请日：2022-06-02
Applicant: 北京超弦存储器研究院 , 北京大学
IPC: H01L27/11507 , H01L49/02
Abstract: 本发明公开了一种铁电存储器及其铁电电容和制备方法，属于半导体存储器件领域。本发明在铁电电容中的铁电介质层生长前引入一层反铁电介质层，利用反铁电层作为种子层时，为铁电介质层提供结晶模板，从而提高铁电相占比更高，提升剩余极化强度进而提升存储窗口；同时利用反铁电层作为界面层时，具有比其他相更低的表面能和更稳定的电极接触界面，降低界面缺陷、漏电流，降低氧空位浓度，抑制电学循环过程中氧空位的生成，改善了耐久性，提升了存储器的可靠性。有利于铁电随机存储器的低功耗高性能高可靠性应用。
-
公开(公告)号：CN114171081A
公开(公告)日：2022-03-11
申请号：CN202111362432.3
申请日：2021-11-17
Applicant: 北京大学
IPC: G11C11/409 , G11C8/08 , G11C7/12 , G11C5/14
Abstract: 本发明公开一种嵌入式半导体随机存取存储器结构及其控制方法，属于半导体存储器技术领域。本发明存储器结构包括一个用于存储信息的铁电存储单元和一个连接存储单元的隧穿场效应晶体管，隧穿场效应晶体管用于对所述的铁电存储单元进行控制，进行写操作和读操作。多个所述存储器结构组成半导体存储器阵列，其控制方法包括写0、写1、读取和重写步骤。本发明利用隧穿场效应晶体管单向导通特性和极低漏电流特性，可以降低存储器阵列的操作电压和功耗、提升存储器集成密度，适用于半导体存储器芯片的制造，且其控制方法和电路也较为简单。
-
公开(公告)号：CN113962373A
公开(公告)日：2022-01-21
申请号：CN202111385646.2
申请日：2021-11-22
Applicant: 北京大学
Abstract: 本发明提出了一种实现兼具突触和神经元功能的神经形态器件的方法，属于神经形态计算中神经形态器件技术领域。本发明将金属层‑铁电层‑金属层的底电极与N型MOSFET栅端串接构成铁电神经形态器件，调节铁电层面积大于NMOS栅面积，增大退极化场以获得极化背翻转短时弛豫特性，和宽的矫顽场分布的铁电畴以保证器件的长时间弛豫特性，从而实现神经形态器件兼具突触和神经元功能。采用本发明可以显著降低硬件开销，且具有CMOS工艺兼容性，有利于大规模的高度互联的脉冲神经网络的硬件实现。
-
公开(公告)号：CN112582002A
公开(公告)日：2021-03-30
申请号：CN202011218130.4
申请日：2020-11-04
Applicant: 北京大学(天津滨海)新一代信息技术研究院
IPC: G11C11/419
Abstract: 本申请公开了一种静态随机存取存储器单元电路和存储器，包括：均包括隧穿场效应晶体管的双反相器子电路、第一串联门管子电路、第二串联门管子电路和读缓冲子电路；第一串联门管子电路的第一栅端和第二串联门管子电路的第一栅端均与写字线连接，第二栅端与第一写位线连接，漏端通过第一存储节点与双反相器子电路的一端连接；第二串联门管子电路的第二栅端与第二写位线连接，漏端通过第二存储节点与双反相器子电路的另一端连接以及读缓冲子电路的第一栅端连接；读缓冲子电路的第二栅端与读字线连接，漏端与读位线连接。第一串联门管子电路和第二串联门管子电路能够防止隧穿场效应晶体管产生p‑i‑n电流，从而降低静态功耗，减小静态保持噪声容限退化。
-
公开(公告)号：CN110309908A
公开(公告)日：2019-10-08
申请号：CN201910500408.8
申请日：2019-06-11
Applicant: 北京大学
IPC: G06N3/04 , G06N3/063 , H03K19/0948
Abstract: 本发明提出了一种基于铁电晶体管的FeFET-CMOS混合脉冲神经元，属于神经形态计算中脉冲神经元技术领域。该电路包括电容、重置管、放大器、铁电晶体管FeFET；通过增强铁电晶体管FeFET的铁电材料的极化退化特性形成铁电晶体管L-FeFET，其中，电容用于模拟生物神经元的细胞膜电容；重置管为电容上积累的电荷提供重置通路；放大器起到放大输入端电压变化的作用；铁电晶体L-FeFET为电容上的电荷提供了一个额外的泄放通路。本发明与基于传统MOSFET的实现方式相比，拓展了神经元的仿生SFA功能，有利于脉冲神经网络的硬件大规模集成以及更高级仿生功能的实现。
-
-
-
-
-
-
-
-
-
Search Results
180
records
(took 0.024 seconds)
