-
公开(公告)号：CN117316234A
公开(公告)日：2023-12-29
申请号：CN202311361127.1
申请日：2023-10-20
Applicant: 北京大学
IPC: G11C11/419 , G11C11/412
Abstract: 本发明公开了一种超低功耗的静态随机存取存储器单元，该单元电路包括双反相器子电路、第一写缓冲子电路、第二写缓冲子电路和读缓冲子电路，双反相器子电路作为存储单元，通过交叉耦合实现对数据的锁存操作，所述第一写缓冲子电路和第二写缓冲子电路均采用一NMOS，第一写缓冲子电路与第一写位线和双反相器子电路连接，由写字线控制通断，实现对存储单元的写操作；第二写缓冲子电路与第二写位线和双反相器子电路连接，由写字线控制通断，实现对存储单元的写操作。本发明使用单个NMOS作为写缓冲子电路，相比于传统TFET SRAM从根本上避免TFET单向导通、正向p‑i‑n电流和串联电流衰减问题，减小了写延迟，提高了噪声容限。
Search Results
1
records
(took 0.013 seconds)
筛选
AND
AND
过滤
NOT
NOT
Scan to Join
