-
公开(公告)号：CN110309908A
公开(公告)日：2019-10-08
申请号：CN201910500408.8
申请日：2019-06-11
Applicant: 北京大学
IPC: G06N3/04 , G06N3/063 , H03K19/0948
Abstract: 本发明提出了一种基于铁电晶体管的FeFET-CMOS混合脉冲神经元，属于神经形态计算中脉冲神经元技术领域。该电路包括电容、重置管、放大器、铁电晶体管FeFET；通过增强铁电晶体管FeFET的铁电材料的极化退化特性形成铁电晶体管L-FeFET，其中，电容用于模拟生物神经元的细胞膜电容；重置管为电容上积累的电荷提供重置通路；放大器起到放大输入端电压变化的作用；铁电晶体L-FeFET为电容上的电荷提供了一个额外的泄放通路。本发明与基于传统MOSFET的实现方式相比，拓展了神经元的仿生SFA功能，有利于脉冲神经网络的硬件大规模集成以及更高级仿生功能的实现。
-
公开(公告)号：CN111898329B
公开(公告)日：2022-04-26
申请号：CN202010660739.0
申请日：2020-07-10
Applicant: 北京大学
Abstract: 本发明提出了一种基于铁电晶体管FeFET的卷积计算方法，属于卷积神经网络中卷积计算技术领域。该方法首先构建一个由m*n个铁电晶体管FeFET组成的存储阵列，一个m位的移位寄存器和一个n位的移位寄存器；其中，铁电晶体管FeFET排列成m行n列的存储阵列，用于存储输入特征图和存内计算并输出卷积运算的结果；m位移位寄存器用于存储卷积核分解的列向量，同时给字线输出电压；n位移位寄存器用于存储卷积核分解的行向量，同时给位线输出电压。本发明与传统的将卷积计算转化成矩阵乘法的实现方式相比，回避了复杂的数据调度和冗余数据存储，硬件开销大大降低，为卷积神经网络的硬件实现提供了一个新的设计思路。
-
公开(公告)号：CN111898329A
公开(公告)日：2020-11-06
申请号：CN202010660739.0
申请日：2020-07-10
Applicant: 北京大学
Abstract: 本发明提出了一种基于铁电晶体管FeFET的卷积计算方法，属于卷积神经网络中卷积计算技术领域。该方法首先构建一个由m*n个铁电晶体管FeFET组成的存储阵列，一个m位的移位寄存器和一个n位的移位寄存器；其中，铁电晶体管FeFET排列成m行n列的存储阵列，用于存储输入特征图和存内计算并输出卷积运算的结果；m位移位寄存器用于存储卷积核分解的列向量，同时给字线输出电压；n位移位寄存器用于存储卷积核分解的行向量，同时给位线输出电压。本发明与传统的将卷积计算转化成矩阵乘法的实现方式相比，回避了复杂的数据调度和冗余数据存储，硬件开销大大降低，为卷积神经网络的硬件实现提供了一个新的设计思路。
-
Patent Agency Ranking
公开(公告)号：CN110309908B
公开(公告)日：2021-03-23
申请号：CN201910500408.8
申请日：2019-06-11
Applicant: 北京大学
IPC: G06N3/04 , G06N3/063 , H03K19/0948
Abstract: 本发明提出了一种基于铁电晶体管的FeFET‑CMOS混合脉冲神经元，属于神经形态计算中脉冲神经元技术领域。该电路包括电容、重置管、放大器、铁电晶体管FeFET；通过增强铁电晶体管FeFET的铁电材料的极化退化特性形成铁电晶体管L‑FeFET，其中，电容用于模拟生物神经元的细胞膜电容；重置管为电容上积累的电荷提供重置通路；放大器起到放大输入端电压变化的作用；铁电晶体L‑FeFET为电容上的电荷提供了一个额外的泄放通路。本发明与基于传统MOSFET的实现方式相比，拓展了神经元的仿生SFA功能，有利于脉冲神经网络的硬件大规模集成以及更高级仿生功能的实现。
-
公开(公告)号：CN111291877A
公开(公告)日：2020-06-16
申请号：CN202010118636.1
申请日：2020-02-26
Applicant: 北京大学
IPC: G06N3/063
Abstract: 本发明提出了一种基于铁电晶体管FeFET的侧抑制神经元电路,该电路包括电容、重置管、正反馈管、两级串联的反相器、铁电晶体管；其中，电容用于模拟生物神经元的细胞膜电容，积累由输入的突触后电流带来的电荷；重置管是一个N型MOSFET器件，为电容上积累的电荷提供重置通路；正反馈管是一个P型MOSFET器件，在第一级反相器的输入接近其逻辑阈值电平时为电容补充电荷；两级串联的反相器由两组互补CMOS构成，起到放大输入端电压变化的作用，脉冲生成于其输出端；铁电晶体管是一个N型FeFET器件，用于模拟生物神经元的侧抑制功能。本发明可以显著降低硬件开销；同时高度模拟了生物神经元的基本特性和高级功能。
-
公开(公告)号：CN111291877B
公开(公告)日：2022-05-20
申请号：CN202010118636.1
申请日：2020-02-26
Applicant: 北京大学
IPC: G06N3/063
Abstract: 本发明提出了一种基于铁电晶体管FeFET的侧抑制神经元电路,该电路包括电容、重置管、正反馈管、两级串联的反相器、铁电晶体管；其中，电容用于模拟生物神经元的细胞膜电容，积累由输入的突触后电流带来的电荷；重置管是一个N型MOSFET器件，为电容上积累的电荷提供重置通路；正反馈管是一个P型MOSFET器件，在第一级反相器的输入接近其逻辑阈值电平时为电容补充电荷；两级串联的反相器由两组互补CMOS构成，起到放大输入端电压变化的作用，脉冲生成于其输出端；铁电晶体管是一个N型FeFET器件，用于模拟生物神经元的侧抑制功能。本发明可以显著降低硬件开销；同时高度模拟了生物神经元的基本特性和高级功能。
-
公开(公告)号：CN110232440B
公开(公告)日：2021-06-04
申请号：CN201910500395.4
申请日：2019-06-11
Applicant: 北京大学
IPC: G06N3/063 , H03K19/0944
Abstract: 本发明提出了一种基于铁电晶体管的脉冲神经元电路，属于神经形态计算中脉冲神经元技术领域。该电路包括铁电晶体管FeFET和电阻；通过增强铁电晶体管FeFET的铁电材料的极化退化特性形成铁电晶体管L‑FeFET，该L‑FeFET用于模拟生物神经元的积累和泄露特性，从突触传递过来的电压脉冲信号施加在L‑FeFET的栅上，L‑FeFET的源端与GND相连，L‑FeFET的漏端连接于电阻的一端；电阻的另一端与固定的电源电压相连，电阻用于与L‑FeFET分压产生神经元的电压脉冲输出。本发明与基于传统MOSFET的实现方式相比，可以显著降低硬件开销；具有较强的驱动能力，有利于大规模的高度互联的脉冲神经网络的硬件实现。
-
公开(公告)号：CN110232440A
公开(公告)日：2019-09-13
申请号：CN201910500395.4
申请日：2019-06-11
Applicant: 北京大学
IPC: G06N3/063 , H03K19/0944
Abstract: 本发明提出了一种基于铁电晶体管的脉冲神经元电路，属于神经形态计算中脉冲神经元技术领域。该电路包括铁电晶体管FeFET和电阻；通过增强铁电晶体管FeFET的铁电材料的极化退化特性形成铁电晶体管L-FeFET，该L-FeFET用于模拟生物神经元的积累和泄露特性，从突触传递过来的电压脉冲信号施加在L-FeFET的栅上，L-FeFET的源端与GND相连，L-FeFET的漏端连接于电阻的一端；电阻的另一端与固定的电源电压相连，电阻用于与L-FeFET分压产生神经元的电压脉冲输出。本发明与基于传统MOSFET的实现方式相比，可以显著降低硬件开销；具有较强的驱动能力，有利于大规模的高度互联的脉冲神经网络的硬件实现。
-
-
-
-
-
-
-
Search Results
8
records
(took 0.012 seconds)
